数字章记忆单元电路.pptVIP

三．主从T触发器和T’触发器将JK触发器的J和K相连作为T输入端就构成了T触发器。T触发器特性方程：00011011TQn0110Qn+1功能T触发器的功能表Qn+1=QnQn+1=Qn第30页，共51页，星期日，2025年，2月5日当T触发器的输入端为T=1时，称为T’触发器。T’触发器的特性方程：计数状态CPQ1CP01Qn10Qn+1功能T’触发器的功能表Qn+1=Qn第31页，共51页，星期日，2025年，2月5日干扰信号4．主从JK触发器存在的问题——一次变化现象例5.2.2已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。01010111101010101由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。0011000第32页，共51页，星期日，2025年，2月5日1．结构及工作原理门控D锁存器具有D的逻辑功能，且为上升沿触发。但有空翻现象。RS四、维持—阻塞边沿D触发器门控D锁存器0011D0101Qn0011Qn+1输出状态同D状态功能D触发器的功能表第33页，共51页，星期日，2025年，2月5日3LL3称为置0维持线。L1称为置1维持线。L2称为置0阻塞线。维持—阻塞边沿D触发器为了克服空翻，在原电路的基础上引入三根反馈线。第34页，共51页，星期日，2025年，2月5日0011001①置0。设：D=0L3称为置0维持线。01第35页，共51页，星期日，2025年，2月5日11001101②置1。设：D=100L1称为置1维持线。L2称为置0阻塞线。可见，引入了维持线和阻塞线后，使触发器克服了空翻。该触发器在CP上升沿触发翻转，并且，CP上升沿前一瞬间的D信号决定输出状态（具有边沿触发的特点）。C1∧QQ1D上升沿触发第36页，共51页，星期日，2025年，2月5日2．D触发器的逻辑功能D触发器的特性方程为：Qn+1=D0011D0101Qn0011Qn+1输出状态同D状态功能D触发器的功能表第37页，共51页，星期日，2025年，2月5日D触发器的状态转换图：00011011Qn→Qn+10101DD触发器的驱动表0011D0101Qn0011Qn+1输出状态同D状态功能D触发器的功能表第38页，共51页，星期日，2025年，2月5日例：已知维持—阻塞D触发器的输入波形，

画出输出波形图。解：在画波形图时，应注意以下两点：（1）触发器的触发翻转时刻发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。第39页，共51页，星期日，2025年，2月5日3.触发器的直接置0和置1端（预置初始状态）RD——直接置0端，低电平有效；SD——直接置1端，低电平有效。RD和SD不受CP和D信号的影响，具有最高的优先级。RDSDQn+100不定01010111弃权000111110RDC1S∧QSRQD1DGQ54QQDG34QG65Q6Q123GCPGGSDRD直接置0端直接置1端低电平有效第40页，共51页，星期日，2025年，2月5日第1页，共51页，星期日，2025年，2月5日时序逻辑电路的结构及特点时序逻辑电路————任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路原来的输出状态有关。时序电路的结构特点：（1）含有记忆单元（最常用的是触发器）。（2）具有反馈通道。记忆单元X1XiZ1ZjQ1QmD