天津大学《数字电子技术》课件第4章--组合逻辑电路-2new.pptVIP

**选择器是FPGA内部查找表LUT的基本单元，有2选1,4选1,8选1,16选1等。*查找表示FPGA的基本组成单元，可以构建任意逻辑函数。三输入的可扩展为4-5输入的。*若带使能端，如何处理？***两种方式：串联和并联****modulemux4to1(input[3:0]D,[1:0]SEL,outputregY);always@(*)case(SEL) 2’b00:Y=D[0]; 2’b01:Y=D[1]; 2’b10:Y=D[2]; 2’b11:Y=D[3];endmoduleVerilog编程：数据选择器modulemux2to1(inputA,B,SEL,outputregL);always@(*)if(SEL==1)L=b;elseL=A;endmodulemodulemux8to1(input[7:0]D,[2:0]SEL,outputregY);integeri;always@(*)for(i=0;i8;i=i+1) if(SEL==i)Y=D[i];endmoduleVerilog编程：数据选择器8选1Verilog编程：数据选择器modulemux(input[7:0]D0,[7:0]D1,[7:0]D2,[7:0]D3,[1:0]SEL,outputreg[7:0]Y);always@(*)case(SEL) 2’b00:Y=D0; 2’b01:Y=D1; 2’b10:Y=D2; 2’b11:Y=D3;endmodule2选1的8位modulemux(input[7:0]D1,[7:0]D2,SEL,outputreg[7:0]Y);always@(*) if(SEL==1)Y=D1; elseY=D2;endmodule4选1的8位字长：位宽，比如一次读取的数据为8位，16位。。字数：字的个数，比如数据为1024个，每个字的字长是8位。。1.1位数值比较器(设计)数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。输入：两个一位二进制数A、B。输出：FBA=1，表示A大于BFBA=1，表示A小于BFBA==1，表示A等于B4.4.4数值比较器1位数值比较器BA=FBABA=FBAABBA+=FBA=一位数值比较器真值表10011001010101010000FA=BFABFABBA输出输入2）2位数值比较器：输入：两个2位二进制数A=A1A0、B=B1B0比较两个2位二进制数的大小的电路当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。当高位相等时，两数的比较结果由低位比较的结果决定。用一位数值比较器设计多位数值比较器的原则真值表001010100A0B0A0B0A0=B0A1=B1A1=B1A1=B1010××A1B1001××A1B1FA=BFABFABA0B0A1B1输出输入FAB=(A1B1)+(A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB=(A1B1)+(A1=B1)(A0B0)两位数值比较器逻辑图FAB=(A1B1)+(A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB=(A1B1)+(A1=B1)(A0B0)3集成数值比较器74LS85(1)集成数值比较器74LS85的功能74LS85的引脚图74LS85是四位数值比较器，其工作原理和两位数值