第3章-存储系统.pptVIP

第3章

存储系统;3.1存储器概述;本章要点;3.1存储器概述;3.1存储器概述;2.存储体;〔1〕二进制位的存储;〔1〕二进制位的存储;〔1〕二进制位的存储;〔1〕二进制位的存储;;〔2〕存储体中存储单元的地址译码;3.1存储器概述;3.1存储器概述;3.1存储器概述;3.1存储器概述;3.1存储器概述;存储器分类;2.按存取方式分类;3.按在计算机中的作用分类;4.按访问方式分类;3.1.3存储器的层次结构;;3.2存储器的设计与控制;3.2存储器的设计与控制;进行存储器的扩展设计时，互联的存储器其地址线、数据线和控制线与系统总线连接，那么如何确定CPU访问的是哪个存储器芯片呢？;常用的译码芯片有74LS139和74LS138等，由根本的2-4译码器和3-8译码器构成。;3.2.2内存容量的扩充;1、位扩展;例：使用16K×1位的RAM芯片，构成16K×8位的存储器？;;2、字扩展;例：使用1K×8位的RAM芯片，构成2K×8位的存储器？;;3、字位扩展;例：使用1K×4位的存储芯片设计容量为2K×8位的存储器？;;存储器的设计主要考虑以下问题：;例：使用Intel2114存储器芯片扩展成8K×8位的存储器。;Intel2114是一种典型SRAM存储器芯片，18脚封装，+5V电源供电，芯片存储容量为1K×4位，CS为片选信号，低电平有效。

Intel2114芯片存储容量为1K×4位，扩展成8K×8位的存储器，该存储器共需要：〔8K/1K〕×〔8/4〕=16片，采用字位扩展的方法。

使用74LS138译码器芯片译码。74LS138是一种3-8译码器，其中G为控制端，高电平有效，A、B、C为译码输入端，Y7~Y0为对应译码输出端，低电平有效。;图3.11?Intel2114存储器芯片扩展设计;;3.3高速缓冲存储系统;CPU与主存的速度不匹配问题，已成为计算机系统开展的瓶颈。;程序访问的局部性原理

Cache存储系统根本工作原理就是基于“局部性〞原理。

Cache存储系统中，Cache与主存储器之间以“块〞为单位进行信息交换，一般块的大小为1~16个字。;主存地址：

Cache地址：;地址变换过程;3.3.2地址变换与映像;3.3.2地址变换与映像;3.3.2地址变换与映像;1．全相联映像及其变换;1．全相联映像及其变换;查目录表：命中，以b访问Cache；未命中，以主存地址访存，备份装入Cache;1．全相联映像及其变换;2．直接映像及其变换;直接映象：

主存中1块只映象到Cache的特定块中

b=BmodCb

Mb应是Cb的整数倍。

主存分区：Me=Cb，分区中的块号Be与Cache中的块号b相同

;Cache地址:;直接相联映象方式;直接相联地址变换;2．直接映像及其变换;3．组相联映像及其变换;Cache地址:;图3.17组相联映像方式;组相联映像方式地址变换;加快访问的方法：

①Cache地址变换与访Cache并行

②多块同时比较

优缺点介于直接映象和全相联映像之间

当每组块容量Gb为1时，成直接映像方式

当每组块容量Gb与Cache的块容量Cb相等时，成全相联映像方式。

一般，Gb越大，块的冲突概率和块失效率越低，但组内映像关系就越复杂，实现本钱越高。应注意合理分配组的块容量;3.3.3替换策略;1、随机替换算法;2、先进先出〔FIFO〕法;3、近期最少使用〔LRU〕算法;虚拟存储系统：主存与联机外存共同组成

主存：DRAM，容量小、速度快、价格高

外存：磁盘，容量大、速度慢、价格低

虚拟存储器完成主存-辅存的存储层次工作。

目标：增加快速的存储器容量。

虚拟存储器的建立和管理主要基于软件，因此对系统程序员是不透明的。;虚拟存储器的工作原理

虚拟存储的实现;3.4.1虚拟存储器的工作原理;

虚拟存储器涉及到地址空间、地址映像和地址变换三个主要概念.

(1)地址空间有三种：

虚地址空间，它是应用程序员编程的地址空间，这个地址空间非常大；

主存地址空间，又称实存地址空间；是程序存储、运行的实际空间，其相应的地址称为主存物理地址或实地址。

辅存地址空间，即磁盘地址空间,所谓“主存不够辅存补〞，是用来存放程序的空间，相应的地址称为辅存地址或磁盘地址;

〔2〕地址映像

地址映像是指把用户用虚拟地址编写的程序按照某种算法装入主存，即把虚存空间映像到主存空间，建立用户虚地址与主存实