CadencePCB设计及信号电源完整性解决方案.docxVIP

Cadence PCB设计及信号电源完整性解决方案 （2012/9/27 ） 序言 随着芯片封装板级系统的设计越来越复杂，信号速率越来越高，电源功耗越来越大，产品 设计高密化趋势越来越明显，设计要求的越来越严格，我们需要更加专业的 PCB设计及仿真工具；进一步完善信号完整性和电源完整性分析流程，通过相关工具与方法学的引入，进一步提 高设计与创新能力。 随着业界领先的信号完整性和电源完整性仿真软件供应商 Sigrity 成为 Cadence 的一员， 全新的 Cadence 芯片封装板级协同设计及仿真解决方案让你能够迅速优化芯片封装板级协同设 计及仿真解决方案让你能够迅速优化芯片和封装之间的网络连接，以及封装与 PCB 之间 的网 络连接。通过网表管理、自动化优化路径以及信号和电源完整性分析，你可以对产品的成本与 性能进行优化。将这种单一供应商的解决方案应用于芯片、封装与 PCB，系统架构师 可以尽早做出设计决策，然后将这些决策分配给单独的设计团队进行最终实施。 Cadence PCB 设计及仿真解决方案的优点如下。 提供一个经实践证明的、可扩展的、低成本高成效的 PCB 设计解决方案，并可根据需要自由选择基础设计工具包加可选功能的组合形式。通过约束驱动式 PCB 设计流程避免不必要的重复。支持以下各种规则：物理、间距、制造、装配和测试的设计（ DFX ）、高密度互连 （HDI ）、及电气约束（高速） 。具有通用和统一的约束管理系统，用于创建、管理和验证从前 端到后端的约束。兼容第三方应用程序的开放式环境，提高效率的同时，提供访问用其他开发工具开发的程序的入口。 第一章 原理图设计 Cadence 提供了完整的、可调整的技术，应用于印制电路板（ PCB）的设计创建、管理和重用。将原理图设计输入功能与广泛的仿真和电路板布局技术相结合， Cadence 能够帮助工程师一开始就抓住设计意图。不管是用于设计新的模拟电路，还是为现有的 PCB 修改原理图图表，还是设计一个带有 HDL 模块的数字块图表， Cadence 原理图输入技术让工程师可以输入、修改和检验 PCB 设计。它还加入了强大的元件信息系统（ CIS），促进首选元件和已知有用数 据的重用。 这种易于使用的技术让工程师能够将他们的创造力用于设计捕捉，而不是工具操作。分层 式原理图页面编辑器具有 Windows 的用户界面，并拥有专门面向设计输入任务和发布设计数据的功能特性。集中化的项目管理实现了原理图数据的完美交换、电路仿真、电路板布局和信 号完整性分析。可配置的设计规则检查（ DRC ）机制有助于消除代价高昂的工程变更单 （ ECO）。可以从原理图数据库中包含的数据里创建出一份基本的物料清单（ BOM ）。 以下产品内含 Cadence 原理图输入技术： Cadence Allegro Design Entry CIS 。 Cadence OrCAD Capture CIS 。 优点： 提供高速直观的原理图编辑方式。 通过设计重用加快原理图编辑效率。 让现场可编程门阵列（ FPGA ）和可编程逻辑设备（ PLD ）的合成自动进行。 通过单个电子数据表编辑器实现快速改动。导入和导出所有常用的设计文件格式。 与强大的元件信息系统（ CIS）结合，促进首选、现有元件的重用。 2．功能特色 原理图编辑 功能完整的原理图编辑器（见图 3-1）让工程师可以在全面的工作界面中放置和连接各 元件。它将各元件进行独特的封包，保证设计完整性，并为 Cadence 支持的任意格式创建设计网表。工程师可以在单次会话中浏览和编辑多个原理图设计，并且在原理图之间复制和粘 贴设计数据，实现数据重用。该原理图编辑器还支持为 PCB 编辑流程加入设计编辑的关键约束。 项目管理器 项目管理器（见图 3-1 ）让工程师可以在整个设计流程中收集和整理项目所需的所有资源。 展开的树状结构使其易于整理和查找设计文件，包括由 PSpice 和 Allegro AMS 仿真器、 OrCAD Capture CIS 、Allegro Design Entry CIS 和其他插件生成的文件。该项目管理器使得设计文件易于查找。它还有一个向导为工程师提供特定设计流程的指引，它还有一个层级浏览器， 显示设计模块之间的层级关系。 层次化设计和重用 不需要进行多重复制的子电路重用可提高原理图编辑效率。使用层次化模块，工程师只需要多次参考相同的子电路。层级端口的自动创建，消除了可能出现的设计连接错误。端口和引脚可以根据层次化块和底层原理图动态更新。附加的导航功能可使用快捷键识别块边界和可访问性。 图 3-1 Cadence Capture CIS 的窗口界面 库与局部编辑 库编辑器可从用户界面直接访问。工程师可以在库里