存储器章节大作业.docxVIP

y— A4^ 口口 Fp 存储器早节 一、填空题 1、 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采 用多级存储体系结构，即（ 高速缓存）、（ 主存）、（辅存）。 2、 一个存储器的容量假设为 M*N位，若使用A*B的芯片，（AM,BN，需要在字和位 同时扩展，此时共需要（M*N/A*B）个存储芯片。 附：如果存储容量为a*b的芯片组成容量为 c*d的芯片，则需要芯片的数量 n=（a*b）/（c*d） 2、 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间）并 行技术，后者采用（时间）并行技术。 3、 反映主存速度指标的三个术语是存取时间、（ 存储周期）和（ 存储器带宽）。 4、CPU访问主存是数据存取的单位是（ 字节），访问cache的单位（字），cache和内 存交换数据的单位是（块）。 二、选择题 1、下列器件中存取速度最快的是（ C）。 A、高速缓存 B主存 C寄存器 D、辅存 2、主存贮器和 CPU之间增加cache的目的是（ A ）。 A 解决CPU和主存之间的速度匹配问题 B 扩大主存贮器容量 C 扩大CPU中通用寄存器的数量 CPU中通用寄存器的数量A CPU中通用寄存器的数量 A） 3、 和辅存相比，主存的特点是（ B、容量小，速度快，成本低D B、容量小，速度快，成本低 D容量大，速度慢，成本高 B存放1个机器字的所有存储元集合 D存放2个字节的所有存储元集合 C容量大，速度快，成本高 4、 存储单元是指（C）。 A、存放1个二进制信息位的存储元 C存放1个字节的所有存储元集合 5、存取周期是指（ C）。 A、 A、存储器的写入时间 B、存储器进行连续写操作允许的最短间隔时间 C存储器连续读或者写操作所允许的最短间隔时间 6、某SRAM芯片，其容量为 1MX 片的管脚引出线数目是（B ）。20B、287、某存储器容量为 32K*16，则其地址线为16根，数据线为其地址线为15根，数据线为8位，除电源和接地端外，控制端有 6、某SRAM芯片，其容量为 1MX 片的管脚引出线数目是（B ）。 20 B、28 7、 某存储器容量为 32K*16，则 其地址线为16根，数据线为 其地址线为15根，数据线为 8位， 除电源和接地端外， 控制端有 OE和 R/W 、30 D、32 :C） 32根 B、其地址线为 32根，数据线为16根 16根 D其地址线和数据线均为 16根 64MB若按字编址，它的寻址范围是（ B）。 该芯 某机字长32位，存储容量 A 8M B 16MB C 16M D 8MB 附：首先1M=8Mbit按字寻址: 8Mbit*64/32bit=16M 9、某机字长64位，存储容量 64MB若按字编址，它的寻址范围是（ C ）。 A 1M B 1MB C 8M D 8MB 附：首先1M=8Mbit按字寻址: 8Mbit*64/64bit=8M 10、EEPROMH指（D ）。 A 读写存储器（RAM）只读存储器（ROM） A 读写存储器（RAM） 只读存储器（ROM） C 闪速存储器（Flash Memory ） 电擦除可编程只读存储器 （EERPOM） 11、下列说法正确的是（B） I半导体RAM信息可读可写，且掉电后仍能保持记忆 n动态RAM是易失性RAM且静态RAM的存储信息是不易失的 川半导体RAM是易失性RAM但只要电源不掉电，所存信息是不丢失的 W半导体RAM是非易失性的RAM （掌握记忆） D全错A、I和 D全错 12、半导体静态（SRAM的存储原理是（D） A、依靠双稳态电路 B依靠定时刷新 C、依靠读后再生 D、信息不再变化 附：静态RAM（SRAM速度非常快，只要电源存在内容就不会自动消失。其基本存储电路 为6个MOST组成1位，因此集成度相对较低，功耗也较大。一般高速缓冲存储器用它组成。 动态RAM（DRAM）内容在10-3或10-6秒之后自动消失，因此必须周期性的在内容 消失之前进行刷新。由于它的基本存储电路由一个晶体管及一个电容组成， 因此它的集成度 高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。 DRAM!行速度较慢，SRAM 比DRA履快2~5倍，一般，PC机的标准存储器都采用 DRAMS成。 13、 在磁盘和磁带两种磁表面存储器中， 存取时间与存储单元的物理位置有关， 按存储 方式分（B） A、两者都是串行存取 B、磁盘是部分串行存取，磁带是串行存取 C磁带是部分串行存取，磁盘是串行存取 14、 下列叙述错误的是（B） A、随机存储器可随时存取信息，掉电后信息丢失 （正确：静态和动态断电信息丢失 ） B在访问随机存储器时，访问时间与物理位置无关 （统一时间点） C主存储器中存储的信息是 不可改变的 主存是由RO