产品说明书 最大绝对额定值.docVIP

最大绝对额定值 VDD to GND..............................................................-0.3V to +6V CH0–CH5, COM to GND............................-0.3V to (VDD + 0.3V) REF, REFADJ to GND.................................-0.3V to (VDD + 0.3V) Digital Inputs to GND ...............................................-0.3V to +6V Digital Outputs (D0–D11, INT) to GND.......-0.3V to (VDD + 0.3V) 连续能耗 (TA = +70°C) 24-Pin QSOP (大于+70°C时每摄氏度减少9.5mW)..........762mW 28-Pin QSOP (大于+70°C时每摄氏度减少8.00mW)........667mW 正常工作的温度范围 MAX1294_C_ _.........................0°C to +70°C MAX1294_E_ _......................-40°C to +85°C 储藏温度范围 .............................-65°C to +150°C 焊接温度 (软焊, 10s) .................................+300°C 需要强调的是如果超出这些在最大绝对额定值目录下的值可能会导致器件的永久损坏。这些只是重点强调的额定值，并且在这些或者任何其他不在那些操作部分所指明的条件之内的条件下器件的功能的操作并不是默认的。最大绝对额定值条件因延长的周期所暴露的问题可能会影响器件的可靠性。 引脚描述 引脚 名字 功能 1 D9 三态数字输出（D9） 2 D8 三态数字输出（D8） 3 D7 三态数字输出（D7） 4 D6 三态数字输出（D6） 5 D5 三态数字输出（D5） 6 D4 三态数字输出（D4） 7 D3 三态数字输出（D3） 8 D2 三态数字输出（D2） 9 D1 三态数字输出（D1） 10 D0 三态数字输出（D0） 11 当转换结束并且数据输出已准备，变低 12 低位激活读选择。如果处于低位，上一个下降沿将会使能数据总线上的读操作 13 低位激活写选择。当在内部读取模式下处于低位时，上的一个上升沿将会锁定数据格式并且在每个正转换周期开始读取数据。当在外部读取模式下处于低位时，上的第一个上升沿将会结束读取并且开始一个转换 14 CLK 时钟输入。在外部时钟模式下，用一个TTL/CMOS兼容的时钟来驱动CLK。在内部时钟模式下，将该脚连到VDD或者GND上 15 低位激活芯片选择。当为高位时，数据输出（，D11-D0）都是高阻抗 16 CH5 模拟输入通道5 17 CH4 模拟输入通道4 18 CH3 模拟输入通道3 19 CH2 模拟输入通道2 20 CH1 模拟输入通道1 21 CH0 模拟输入通道0 22 COM 模拟输入的参考地。在单端模式下设置零码电压并且在转换中要达到±0.5LSB 23 GND 模拟和数字地 24 REFADJ 输出的能带隙参考/输入缓冲的能带隙参考。用一个0.01μF电容经旁路连到GND 25 REF 输出缓冲的能带隙参考/外部输入参考。当使用内部参考时增加一个4.7μF电容到GND 26 VDD 加模拟+5V电压源。用一个0.1μF电容到GND 27 D11 三态数字输出（D11） 28 D10 三态数字输出（D10） 简化的功能图表 详细描述 转化器操作 MAX1294ADCs使用连续近似（SAR）转换技术和一个采样/保持阶段（T/H）来将一个模拟输入信号转换为一个12位数字输出。这个输出格式为标准微处理器提供了简单的界面（μPs）。图2显示了MAX1294内部简化的结构。 单端和伪微分操作 ADCs的模拟比较仪的采样结构如图3。在单端模式下，IN+是用内置开关连到CH0-CH5的，同时IN-是用开关连到COM（表2）。在差分模式下，IN+和IN-是从模拟输入组合中挑选出来的（表3）并且是被内置的开关连到任一个模拟输入。这种结构是为了只让IN+上的信号被采样。返回边（IN-）在每次转换过程中必须在±0.5 LSB (±0.1 LSB是为了最佳性能)内保持稳定以不妨碍GND。为了实