微型计算机原理及应用第二章（2）.pptVIP

分时复用：就是一个引脚在不同的时刻具有两个甚至多个作用，最常见的总线复用是数据和地址引脚复用 ，总线复用的目的是为了减少对外引脚个数。 时钟周期：CPU的时钟频率的倒数，也称T状态。8086CPU为200ns。 总线周期：其面介绍过了即BIU执行一次访问的时间，8086CPU的一个总线周期最少包含4个时钟周期。 指令周期：执行一条指令所需要的时间。一个指令周期由几个总线周期组成。 * * 两种工作模式： 8086/8088CPU根据所连的存储器和外设规模的不同，使它们可以在两种模式下工作： 系统的最小模式：只有一8086/8088 CPU 。 在这种情况下，所有的总线控制信号，都是直接由8088/8086CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。 系统的最大模式：系统至少有两个CPU，其中一个为主处理器，即8086/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作的。 2.4 8086/8088CPU的引脚功能和工作方式 2.4.1 8086/8088CPU两种工作方式公用引脚功能 第二章 8086/8088微处理器及体系结构 0102030405060708091011121314151617181920 4039383736353433323130292827262524232221 GND AD14/A14 AD13/A13 AD12/A12 AD11/A11 AD10/A10 AD9/A9 AD8/A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15/A15 A16/S3 A17/S4 A18/S5 A19/S6 /BHE/S7 HIGH（SSO） MN//MX /RD HOLD（/RQ//GT0） HLDA（/RQ//GT1） /WR（/LOCK） M//IO（/S2） DT//R（/S1） /DEN（/S0） ALE（QS0） /INTA（QS1） /TEST READY RESET 8086/8088 GND 8086/8088CPU 引脚信号图： 8088信号也与8086基本相同，只是有一些引脚的功能有所不同: 02~08引脚 34引脚 第二章 8086/8088微处理器及体系结构 计算机的外部特性表现在其引脚信号上，学习时请特别关注以下几个方面： ⑴ 引脚的功能 指引脚信号的定义、作用；通常采用英文单词或其缩写表示 ⑵ 信号的流向 信号从芯片向外输出，还是从外部输入芯片，或者是双向的 ⑶ 有效电平 起作用的逻辑电平高、低电平有效上升、下降边沿有效 ⑷ 三态能力 输出正常的低电平、高电平外，还可以输出高阻的第三态 第二章 8086/8088微处理器及体系结构 两种模式公用的引脚的定义 其余36个引脚： VCC、GND：电源、接地引脚。 单一的+5V电源，但有两个接地 引脚。 CLK：时钟信号输入端 。采用占空比为1/3，频率为5MHZ的时钟信号。 1. 地址/数据总线 AD15-AD0：分时复用的地址/数据线，双向,三态。 对于8088 A15-A8：地址总线高8位 第二章 8086/8088微处理器及体系结构 在T1期间作地址线A15～A0 （8088只有AD7～AD0）用，此时是输出的是存储单元的低十六位地址或I/O端口的十六位地址； 在T2～T4期间作数据线D15～D0用，此时是双向的。 2. 地址/状态总线 A19/S6-A16/S3： 地址/状态总线分时复用引脚，输出，三态。 在T1期间，作地址线A19 ～ A16用。 在T2 ～ T4期间作为S6 ～ S3状态线用。 S6 ：始终为0，表示8086/8088CPU当前与总线连通； S5：指示IF的状态。表明中断允许标志当前的设置。 S5=0，表示CPU中断是关闭的，禁止一切可屏蔽中断源的中断 请求； S5=1，表示CPU中断是开放的，允许一切可屏蔽中断源的中断 申请。为1时，表明8086/8088CPU可以响应可屏蔽中断； S4 、S3 ：共有四个组态，用以指明当前使用的段寄存器。 如表2－2所示，00—ES，01—SS，10—CS，11—DS。 标志寄存器中的中断允许标志 第二章 8086/8088微处理器及体系结构 3.控制总线 (1) /BHE/S7：高8位数据总线允许/状态复用引脚。在总线周期的T1状态，此引脚输出/BHE信号，表示高8位数据线D