fpga_课程1.pptVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
fpga_课程1

FPGA培训课程 北方科技 第一节 基础知识介绍 培训中使用的开发板 FPGA培训课程 FPGA是什么? FPGA能干什么? FPGA怎么学? FPGA是什么? FPGA是一张白纸 FPGA是什么? ASIC:Application Specific Integrated Circuit 专用集成电路 FPGA产生于1985 年,2001年前很大程度是作为ASIC的辅助验证工具 2001年以后FPGA得到长足发展开始和ASIC形成竞争 ,目前FPGA已经占了一部分的市场份额 我们学习FPGA的时候很多的概念都是来自于ASIC,知识的获取ASIC。 FPGA是什么? 1)采用FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片。 2)FPGA可做其它全定制或半定制ASIC电路的中试样片。 3)FPGA内部有丰富的触发器和I/O引脚。 4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CHMOS工艺,功耗低,可以与CMOS、TTL电平兼容。 FPGA是什么? FPGA是什么? FPGA能干什么? Altera 最终市场 Xilinx 市场解决方案 FPGA能干什么? Altera技术解决方案 DSP 嵌入式处理 收发器 外部存储器 高速串行I/O 并行I/O 信号完整性 系统综合 FPGA能干什么? 逻辑设计(本行) 接口逻辑:uart、spi、pci bus… 控制逻辑:状态机、译码器… DSP FFT、FIR、正交变换、并行算法 嵌入式处理 SOPC、NIOS II、Power PC、 Microblaze、Opensparc、Openrisc FPGA怎么学? 前导课程:C程序设计、数字电子技术基础 FPGA怎么学?FPGA器件 FPGA怎么学?设计软件 Altera Design Flow Xilinx Design Flow Xilinx Design Flow FPGA怎么学?设计流程 FPGA怎么学?例子 FPGA怎么学?工程文件夹 FPGA怎么学?开始准备 FPGA怎么学?强调UltraEdit FPGA怎么学?强调ModelSim 具体流程 具体流程 * * 主讲:鲁东 ludong0215@ FPGA是可编程的ASIC FPGA是一盒积木 Field Programmable Gate Array FPGA相对于ASIC的优势 Xilinx技术解决方案 DSP 嵌入式处理 连接功能 存储器 信号完整性 功耗 配置 安全性 基于FPGA的数字系统设计:软件?硬件? 原理图形式开发FPGA 用语言来开发FPGA,Verilog VHDL 在FPGA搭建的硬件平台上开发嵌入式系统 Xilinx CoolRunner CPLD Spartan FPGA Virtex FPGA Altera MAX CPLD Cyclone FPGA Stratix FPGA Xilinx ISE Foundation ModelSim Xilinx PlanAhead 设计和分析工具 ChipScope Pro 嵌入式开发套件(EDK) 软件开发套件(SDK) System Generator for DSP AccelDSP 综合工具 Altera Quartus II ModelSim-Altera LogicLock SignalTap SOPC Builder Nios II 集成开发环境(IDE) DSP Builder Translate Map Place Route Plan Budget HDL RTL Simulation Synthesize to create netlist Create BIT File Attain Timing Closure Timing Simulation Implement Create Code/ Schematic FPGA的设计流程和PCB的设计流程几乎一致 借用单片机入门的例子:流水灯 移位寄存器 分频器 具体设计流程 LED输出 clk_40 clk_10hz 建议大家采用如下的文件夹来存放整个设计 EP2CEB_top.v - 顶层设计文件 EP2CEB_top.qsf - 管脚分配文件 超强的文本编辑器 有很多特殊的功能,方便用户编辑 如列编辑,比较文件等。 可以统一文本的退格格式 可以输入汉字 注意:很多专业软件对汉字的支持有限 建议:所有的文本文件都用UltraEdit来编辑,包括所 有的Verilog文件,尽量避免在两个文本编辑器里面 对同一文件操作。 有较强

文档评论(0)

qwd513620855 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档