硬件描述语言三.pptVIP

使用非阻塞赋值方式进行赋值时，各个赋值语句同步执行；因此，通常在一个时钟沿对临时变量进行赋值，而在另一个时钟沿对其进行采样。 阻塞与非阻塞（赋值方式） 下面的模块综合为触发器， 其中采用了阻塞赋值方式： module bloc(clk,a,b); input clk, a; output b; reg b; reg y; always @(posedge clk) Begin y=a; b=y; End endmodule 下面的模块综合为两个触发器 ，其中采用了非阻塞赋值方式： module nonbloc(clk,a,b); input clk, a; output b; reg b; reg y; always @(posedge clk) Begin y=a; b=y; End endmodule * 上面的两个例子的综合的结果不同，左边的例子使用了阻塞赋值方式，综合器将其综合为一个触发器。右边的例子使用了非阻塞赋值方式，综合器将其综合为两个触发器，y 将出现在综合列表中，作为第二个触发器的输入。综合结果如下所示： 阻塞与非阻塞（赋值方式） a b clk clk a b y * 复位是可综合风格代码的重要组成部分，通常在有限状态机中使用复位建模。 复位建模 同步复位： module sync(q,ck,r,d); input ck, d, r; output q; reg q; always @(negedge ck) if(r) q=0; else q=d; endmodule 同步块中的异步复位： module async(q,ck,r,d); input ck, d, r; output q; reg q; always @(negedge ck or posedge r) if(r) q=0; else q=d; endmodule * 在下面的例子中，使用了一个独立的异步复位来实现。 module async(q, ck, r, d); input ck, d, r; output q; reg q; always @(negedge ck) if(!r) q=d; always @(posedge r) q=0; endmodule 不提倡使用上述风格的异步复位代码，上述代码是不可综合的。在仿真时，若 r 和 ck 同时在同一个时间单元中改变，则结果是不确定的。 复位建模 * 下面的例子演示了更加复杂的复位建模。其中的敏感列表是完全的，这是一个锁存器。 module latch(q, enable, set, clr, d); input enable, d, set, clr; output q; reg q; always @(enable or set or clr or d) begin if(set) q=1; else if (clr) q=0; else if (enable) q=d; end endmodule 锁存器复位 * 资源共享即 RTL 级代码的两个或两个以上的部分共享一组逻辑。 例如： always @(a or bor c or d) if(a) out=b+c; else out=b+d; 注：资源共享与否取决于综合工具，但是一般地，资源共享的条件是共享逻辑所在的语句位于同一模块，同一 always 块的同一条件语句中。 语法详细讲解资源共享 * 然而，可以通过改变 RTL 级代码的编码风格控制资源共享，例如： 原代码： if (a) out=b+c; else out=b+d; 强制实现资源共享的代码： temp=a ? c : d; out=b+temp; 或 out=b+(a ? c : d); 语法详细讲解资源共享 + + out a b c b d out a b c d + 资源不共享 资源共享 * if 和 if-else 语句 always # 20 if(index0) // 外部 if 语句的开始 if(regaregb) // 第一个内嵌 if 语句的开始 result=rega; els