2009 第四章 组合逻辑电路.pptVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
4.2 组合逻辑电路的设计 4.3.2 编码器 七段数码管显示译码器 4.3.6 数值比较器 本章应重点掌握的内容 Ya a b c d e f g 译 码 器 Yb Yc Yd Ye Yf Yg A3 A2 A1 A0 七段显示译码电路真值表 十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 输出 输入 二进制数 七段显示译码电路真值表 十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9 A3A2 A1A0 00 11 01 00 10 01 11 10 1 1 1 1 1 1 1 0 0 0 无所谓项当1处理 先设计输出Ya的逻辑表示式及电路图 A3A2A1A0 Ya 0 0 0 0 0 1 1 0 0 0 1 0 2 0 0 1 0 1 3 0 0 1 1 1 4 0 1 0 0 0 5 0 1 0 1 1 6 0 1 1 0 0 7 0 1 1 1 1 8 1 0 0 0 1 9 1 0 0 1 1 Ya=A3+A2A0+A2′A1+A2′A0′ =(A3′(A2A0)′(A2′A1)′(A2′A0′)′)′ 以同样的方法可设计出Yb-Yg的逻辑表示式及其电路图;将所有电路图画在一起,就得到总电路图。 将此电路图集成化,得到七段显示译码器的集成电路7448(国产型号:T339) 七段数码管显示译码器 控制端 控制端 输入数据 输出 LT′为0时,使Ya--Yg=1,亮“8”,说明工作正常。 LT′ :灯测试输入端 BI′ :灭灯输入端 控制端功能 7448 GND Vcc 电源+5V 地 A3 A2 A1 A0 Ya Yb Yd Yf Ye Yg Yc RBI′为0且A3~A0=0时,使Ya-Yg=0,全灭。 RBO′ :灭零输出端 BI′为0时,使Ya--Yg=0,全灭。 RBI′ :灭零输入端 当RBI′=0且A3~A0=0时,RBO′=0;否则RBO′=1 A3 A2 A1 A0 LT BI/RBO RBI LT′ BI/RBO BI′/RBO′ RBI′ RBI′ 和RBO′配合使用,可使多位数字显示时的最高位及小数点后最低位的0不显示 0 0 5 6 7 . 9 9 0 0 加入上拉电阻使提高亮度 七段显示译码器74LS48与数码管的连接 数据选择器和数据分配器 在多个通道中选择其中的某一路,或多个信息中选择其中的某一个信息传送或加以处理。 将传送来的或处理后的信息分配到各通道去。 数据选择器 数据分配器 多输入 一输出 选择 一输入 多输出 分配 4.3.4 数据选择器 (data selector) 在多个通道中选择其中的某一路,或多个信息中选择其中的某一个信息传送或加以处理。 D A1 A0 Y 二、输出表达式 D2 0 0 0 1 1 0 1 1 D0 D1 D3 一、真值表 以四选一数据选择器为例: D0 ~ D3 四、逻辑符号(控制端) 三、逻辑电路图 Y A1 A0 D3 D2 D1 D0

文档评论(0)

好文精选 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档