mc9s12系列单片机学习总结.docVIP

脉冲累加器A控制寄存器（PACTL） PAEN: 脉冲累加器系统使能位，与TEN相互独立； 0 系统使能禁止； 1 系统使能开启；此时，8位的脉冲累加器PAC3、PAC2禁止 PAMOD: 脉冲累加器模式控制位； 0 事件计数模式 1 门限时间累加模式，这时TEN必须为1，如果TEN为0的话，工作模式只能在事件计数模式下，且没有ECLK/64的时钟 PEDGE: 脉冲累加器有效边沿设定位  eq \o\ac(○,1)PAMOD = 0时： 0 对脉冲输入引脚（PT7/PAI）下降沿计数 1 对脉冲输入引脚（PT7/PAI）上升沿计数  eq \o\ac(○,2)PAMOD = 1时： 0 当脉冲输入引脚（PT7/PAI）为高电平时，允许ECLK/64的时钟脉冲进入脉冲累加计时器，并在随后的输入引脚下降沿置位PAIF 1 当脉冲输入引脚（PT7/PAI）为低电平时，允许ECLK/64的时钟脉冲进入脉冲累加计时器，并在随后的输入引脚下降沿置位PAIF CLK1、CLK0: 定时器模块时钟选择位 如果脉冲累加器的（PAEN:0），则来自定时器的预分频时钟作为时钟源。写入这两位数后，立即生效。具体如下图： PAVOI: 脉冲累加器溢出中断允许位 0 禁止 1 PAVOF置位时申请中断 PAI : 脉冲累加器输入中断允许位 0 禁止 1 PAIF置位时申请中断 计时器系统控制寄存器（TSCR2） TOI: 计时器溢出中断使能 0 中断被禁止 1 当TOF标志被置位时发出硬件中断请求 TCRE: 始终计数器复位使能 0 计数器复位禁止，计数器自由计数 1 通道7成功输出比较后 计数器将被复位 PR0、PR1、PR2: 计数器预分频选择 新设定的分频因子不会立即起作用，直到下一个触发沿来到那里所有分配计数器均为零。 控制寄存器（TCTL1—TCTL4） TCTL1 Bit7 6 5 4 3 2 1 Bit0 OM7 OL7 OM6 OL6 OM5 OL5 OM4 OL4 复位后：0 0 0 0 0 0 0 0 TCTL2 Bit7 6 5 4 3 2 1 Bit0 OM3 OL3 OM2 OL2 OM1 OL1 OM0 OL0 复位后：0 0 0 0 0 0 0 0 TCTL3 Bit7 6 5 4 3 2 1 Bit0 EDG7B EDG7A EDG6B EDG6A EDG5B EDG5A EDG4B EDG4A 复位后：0 0 0 0 0 0 0 0 TCTL4 Bit7 6 5 4 3 2 1 Bit0 EDG3B EDG3A EDG2B EDG2A EDG1B EDG1A EDG0B EDG0A 复位后：0 0 0 0 0 0 0 0 解析： TCTL1、TCTL2对设定OC的各个匹配动作；TCTL3、TCTL4设定IC的各个匹配动作；具体如下图： 注意：为了使OMn、OLn的动作有效，OC7M对应的通道必须清零。若要使用脉冲累加器的A、B，对应的OC/IC 0和OC/IC 7必须设置IOSn: 1，OMn、OLn都置0，同是OC7M中的相应位也要清0。 输入系统控制寄存器（ICSYS） Test mode = 0时，一次可写；test mode = 1,可以写无数次； SHxy: x、y通道输入共享控制位 0 x、y通道正常工作，各自使用对应的引脚 1 x引脚的检测电路和延迟电路给y通道共享 TFMOD: 标志设置方式控制位 0 当对应的输入引脚满足预定的捕捉条件时，寄存器 TFLGl($0E)中的标 志 C3F-COF将被相应置位。 1 如果在队列方式下 (BUFEN=1 且 LATQ=0)，那么标志位 C3F-COF 只