山东农业大学《集成电路设计基础》15组合逻辑2.pptVIP

山东农业大学《集成电路设计基础》15组合逻辑2.ppt

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
上节回顾 静态CMOS门 重要 版图-晶体管级结构图 构建复杂CMOS组合逻辑 组合逻辑门静态特性 静态传递函数与输入反转模式有关 并联支路的导通支路数 串联支路的衬偏效应 开关延时模型 输入波形对延时的影响 输入波形对延时的影响 延时对输入波形的依赖 确定一个复合门晶体管的尺寸 晶体管尺寸规划(最坏情况匹配) 假定典型反相器p/n管比例为2/1,欲使门内阻与其相同 —并联保持(考虑单个跳变;同时跳变时电阻并联,速度更快) —串联加倍(考虑同时跳变时,减小单个电阻) 复杂CMOS门的晶体管尺寸规划 扇入的影响 NAND tp~扇入函数的 tp 与扇出有关 逻辑门延时的组成 逻辑努力 一个门的逻辑努力g(Logical effort)是指:对给定的负载,当加大这个门的尺寸使之能提供与反相器相同的驱动电流时,这个门的输入电容与反相器输入电容的比。 反相器在所有的静态CMOS 门中具有最小的逻辑努力和本征延时。 逻辑努力(Logical effort )随门的复杂度而加大。 不同逻辑类型本征延时的估计 电子与通信工程系 Vin Vout 输入高到低转换 A=1,B=1-0 延时为:0.69RpCL A=1-0,B=1 延时为:0.69RpCL 实际上单A跳变比单B跳变快 两个输入同时1-0 延时为:0.69(Rp/2)CL 输入低到高转换 A=1,B=0-1 延时为:0.69*2RnCL A=0-1,B=1 延时为:0.69*2RnCL 实际上单A跳变比单B跳变快 两个输入同时0-1 延时为:0.69(2Rn)CL PMOS电阻比NMOS大 为简化分析,通常假定均衡的反相 器,PMOS与NMOS宽度比为2:1 假定NMOS采用最小宽度w,则PMOS宽度 为2w R,2C R, C 4 8 8 4 1 2 2 2 Elmore模型 传输延时随扇入迅速恶化 -最坏情况为平方关系 -电阻和电容同时起作用 ABCD同时由0翻转为1 电子与通信工程系

文档评论(0)

1243595614 + 关注
实名认证
文档贡献者

文档有任何问题,请私信留言,会第一时间解决。

版权声明书
用户编号:7043023136000000

1亿VIP精品文档

相关文档