08-通用数字输入输出端口.pptVIP

8.2.2 高端口P4-P7（仅C8051F020/2）的特殊功能寄存器 端口4-7 的所有端口引脚都可用作通用I/O（GPIO），通过读和写相应的端口数据寄存器访问每个端口，这些端口数据寄存器是一组按字节寻址的特殊功能寄存器。 P74OUT：端口7 - 4 输出方式寄存器 位7： P7H：端口7 高4 位输出方式位。 0：P7.[7:4]配置为漏极开路。 1：P7.[7:4]配置为推挽方式。 位6： P7L：端口7 低4 位输出方式位。 0：P7.[3:0]配置为漏极开路。 1：P7.[3:0]配置为推挽方式。 位5： P6H：端口6 高4 位输出方式位。 0：P6.[7:4]配置为漏极开路。 1：P6.[7:4]配置为推挽方式。 位4： P6L：端口6 低4 位输出方式位。 0：P6.[3:0]配置为漏极开路。 1：P6.[3:0]配置为推挽方式。 位3： P5H：端口5 高4 位输出方式位。 0：P5.[7:4]配置为漏极开路。 1：P5.[7:4]配置为推挽方式。 P74OUT：端口7 - 4 输出方式寄存器 位2： P5L：端口5 低4 位输出方式位。 0：P5.[3:0]配置为漏极开路。 1：P5.[3:0]配置为推挽方式。 位1： P4H：端口4 高4 位输出方式位。 0：P4.[7:4]配置为漏极开路。 1：P4.[7:4]配置为推挽方式。 位0： P4L：端口4 低4 位输出方式位。 0：P4.[3:0]配置为漏极开路。 1：P4.[3:0]配置为推挽方式。 P74OUT：端口7 - 4 输出方式寄存器 P4：端口4 数据寄存器 位7-0： P4.[7:0]：端口4 输出锁存器位。 写 － 输出出现在I/O 引脚。 0：逻辑低电平输出。 1：逻辑高电平输出。（若相应的P74OUT 位 = 0，则为漏极开路）。 读 － 返回I/O 引脚的状态。 0：P4.n 为逻辑低电平。 1：P4.n 为逻辑高电平。 注：P4.7（/WR）、P4.6（/RD）和P4.5（ALE） 可以由外部数据存储器接口驱动。 P5：端口5 数据寄存器 位7-0： P5.[7:0]：端口5 输出锁存器位。 写 － 输出出现在I/O 引脚。 0：逻辑低电平输出。 1：逻辑高电平输出。（若相应的P74OUT 位 = 0，则为漏极开路）。读 － 返回I/O 引脚的状态。 0：P5.n 为逻辑低电平。 1：P5.n 为逻辑高电平。 注：P5.[7:0] 可以由外部数据存储器接口驱动（在非复用方式作为地址A[15:8]）。 P6：端口6 数据寄存器 位7-0： P6.[7:0]：端口6 输出锁存器位。 写 － 输出出现在I/O 引脚。 0：逻辑低电平输出。 1：逻辑高电平输出。（若相应的P74OUT 位 = 0，则为漏极开路）。 读 － 返回I/O 引脚的状态。 0：P6.n 为逻辑低电平。 1：P6.n 为逻辑高电平。 注：P6.[7:0] 可以由外部数据存储器接口驱动（在复用方式作为地址A[15:8]或在非复用方式作为地址A[7:0]）。 P7：端口7 数据寄存器 位7-0： P7.[7:0]：端口7 输出锁存器位。 写 － 输出出现在I/O 引脚。 0：逻辑低电平输出。 1：逻辑高电平输出。（若相应的P74OUT 位 = 0，则为漏极开路）。 读 － 返回I/O 引脚的状态。 0：P7.n 为逻辑低电平。 1：P7.n 为逻辑高电平。 注：P7.[7:0] 可以由外部数据存储器接口驱动（在非复用方式作为AD[7:0]，在非复用方式作为D[7:0]）。 8.3 输入/输出端口举例 通用I/O端口的应用 * 第8章 端口输入/输出 C8051F020/1/2/3 MCU 是高集成度的混合信号片上系统，有按8 位端口组织的64 个数字I/O 引脚（C8051F020/2）或32 个数字I/O 引脚（C8051F021/3）。 低端口（P0、P1、P2 和P3）既可以按位寻址也可以按字节寻址。高端口（P4、P5、P6 和P7）只能按字节寻址。 P0:80H P1:90H P2:A0H P3:B0H P4:84H P5:85H P6:86H P7:96H 所有引脚都耐5V 电压，都可以被配置为漏极开路、推挽输出方式或弱上拉。端口I/O 单元的功能框图示于图8-1。 图8-1 I/O端口单元功能框图 8.1 单片机I/O端口的操作 对于端口P0、P1、P2 和P3 ，除了被交叉开关配置、扩展外部存储器、ADC1的模拟输入通道以及外部中断6、7占用之外，其余的引脚都可以作为通用的I/O（GPIO）端口，即数字输入、输出口使用。这些作为通用数字输入、输出使用的引脚，既可以按位寻址也可以按字节寻址。 端口P4~P7的