数字逻辑（第二版）高教出版 （鲍家元 毛文林）第三章.pptVIP

3.1 逻辑电路设计文档标准3.1.1 框图 3.1.2 门的符号标准 3.1.3 信号名和有效级3.1.4 引端的有效级3.1.5 引端有效级的变换3.1.6 图面布局及总线3.1.7 时间图 3.2 组合电路分析3.2.1 穷举法3.2.2 逻辑代数法3.2.3 利用摩根定律分析3.2.4 利用卡诺图3.3 组合电路设计3.3.1 根据逻辑问题的描述写出逻辑表达式 第三章 组合逻辑电路的分析与设计 Combinational Logic Circuit Analysis Design 组合逻辑电路的模型 3.1 逻辑电路设计文档标准Documentation Standards 用结构化的思想完成一个复杂系统的分析与设计过程： 3.1.1 框图 (Block Diagram)： 1. 系统总框图： 2. 逻辑图 (Logic Diagram) 将框图的粗略表示，具体地用文字说明器件类型。例如32位寄存器： 3. 原理图 (Schematic Diagram) 4. 时间图 (Timing Diagram) 5. 结构化逻辑描述 (Structured Logic Description) 6. 电路说明 (Circuit Description) 3.1.2 门的符号标准 (Gate Symbols Standards) ⒈ 逻辑门的符号标准: 图3.3 常用逻辑门的两种表示形式 ⒉ 门的等效符号: 逻辑门的等效符号参见下页所示。 逻辑门的等效符号 3.1.3 信号名和有效级 (Signal Names and Active Levels) ⒈ 信号命名： ⒉ 信号的有效级 (Active levels for Signals) ⑴ 控制信号、测试信号等： ⑷ 有效级的约定（即表示法）： 用一些符号作为信号名的前缀或后缀，这些符号反映了信号的有效性，如下表所示。 ⑸ 信号名 不能采用反变量符号， 不能采用逻辑表达式。 ⑹ 例：设计一个逻辑。 确定信号名： 3.1.4 引端的有效级(Active levels for pins) 本书采用的是“逻辑非符号体制”。 逻辑非符号体制 ⑴ 电路的外部逻辑状态与内部逻辑状态的对应关系。 例：如图所示 ① 器件框图上不带逻辑非符号（即小圆圈）的输入 a 与 X、输出 c 与 Z 的关系：若 Z = f(X)，则 c = f(a) ⑵ 电路的输入、输出信号的物理量 正逻辑约定 负逻辑约定 注：本书采用逻辑非符号体制的正逻辑约定。 3.1.5 引端有效级的变换 (Bubble-to-bubble Logic design) 1. 引端有效级的变换，包括： 2. 引端有效级的变换规则 (Bubble-to-bubble Logic Design Rules) 规则1： 规则2： 规则3： 规则4： 变换的最终目标 变换后的结果应满足下列规定 ⑵ 当 输入信号有效级 与其 对应的 输入端有效级 一致时， 当该信号有效时，则器件内部逻辑功能有效。 ⑶ 若 输入信号有效级 与其 对应的 输入端有效级 不一致时， ⑷ 应用变换规则，可以将一个意义模糊、结构不好 的逻辑变成一个可读性好的逻辑图。 使：高有效输出与高有效输入相连， 低有效输出与低有效输入相连， 这样，可直接从逻辑图中读出逻辑函数， 而不用跟踪求反后的变量。 3.1.6 图面布局及总线 (Drawing Layout and Buses) 在逻辑图及原理图中，规定： 信息流：默认从左至右，或者从上到下，若不能保证则使用箭头提示信息流方向，有单向和双向之分。 需要分页画出的原理图要合理地划分出每页的模块，既要完整又要使页与页之间的连线尽可能地少，并清楚地标注出它们之间的连接关系。 信息线的交叉点：手工作图时用圆点表示，CAD作图 时用T型。参见书P89图3.18所示。 总线的表示法： 3.1.7 时间图 参见书92图3.22和图3.23。 3.2 组合电路分析Combinational Logic Circuit Analysis