嵌入式系统结构试卷.docVIP

浙江大学2006–2007学年秋学期期末考试《嵌入式系统结构》考试A卷 填空题（24分） ARM处理器内核有几个版本？__ARM7__、__ARM9___、__ARM9E__、__ARM10___、_SecurCore_ ARM处理器中字节是__8___位，字是__32___位。 在ARM处理器中CPSR的__T___位表示运行于ARM状态还是Thumb状态。 所有Thumb指令系统中指令是 半字 对齐的。 JTAG的接口信号线有：_TDO__、_TDI_、_TCK_、_TMS_、_nTRST_ ARM7指令流水线有哪几个阶段：__Fetch__、_Decode_、__Execute_ARM9指令流水线有哪几个阶段：__Fetch__、_Decode_、__Execute_、_Memory __、__Write__ 存储器映射分 大 端和 小 端存储系统。 简答题（42分） 嵌入式系统的重要特征。 答：（1）系统内核小、（２）专用性强、（３）系统精简、（４）高实时性OS、（5）嵌入式软件开发走向标准化、（6）嵌入式系统开发需要开发工具和环境 ARM核进入异常与异常返回所经历的步骤。 答：当异常产生时, ARM core: 拷贝 CPSR 到 SPSR_mode 设置适当的 CPSR 位： 改变处理器状态进入 ARM 态 改变处理器模式进入相应的异常模式 设置中断禁止位禁止相应中断 (如果需要) 保存返回地址到 LR_mode 设置 PC 为相应的异常向量 返回时, 异常处理需要: 从 SPSR_mode恢复CPSR 从LR_mode恢复PC Note:这些操作只能在 ARM 态执行. ARM中有的异常种类及优先级。 答：1(最高) 复位 2 数据中止 3 FIQ 4 IRQ 5 预取中止 6(最低) 未定义指令\SWI(软中断) 非对准的存储器访问的后果。 答：非对准的取指:结果不可预知,或地址的位[1:0]/[0]忽略 非对准的数据访问:结果不可预知,或地址的位[1:0]/[0]忽略,或将部分指令加载的数循环移位1,2,or 3位 中断延时各部分的组成。 答：最大中断延迟：T同步＋T指令＋T中止异常+T进入。fiq-----29个处理器周期, IRQ-------随机。最小中断延迟:T同步+T进入 ------------------(5个处理器周期)。 系统复位后的状态。 答：PC和CPSR进入R14-svc和SPSR-svc. PC和CPSR不确定 强制进入管理模式,置位I位和F位,清除T 强制PC从0x00取下一条指令 回复到ARM态 详述总线的几个周期类型。 答： 非连续 (N)：在接下来的周期中的地址与前一个地址无关。 连续 (S)：在接下来的周期中的地址与前一个地址一样或大一个操作数（字或半字）。 内部 (I)：处理器正在执行一个内部操作，同时，没有有用的预取执行。 协处理器寄存器传送 (C).：处理器和协处理器之间通讯，不涉及存储器访问，但 D[31:0] 用于传送数据。 合并的内部连续 (IS)：I和S周期的特殊组合，容许优化存储器访问。 编程题（24） 1、if (a==4 || a==10) x=0; 答：CMP r0,#4CMPNE r0,#10MOVEQ r1,#0 2、写一个汇编主程序，把一个含64个带符号的16-bit数据组成的队列求和。 AREA dspcode, CODE ENTRY MOV r2, #64 MOV r4, #0 LDR r0, =x loop LDRH r1, [r0], #2 ADD r4, r4, r1 SUBS r2, r2, #1 BGT loop stop B stop AREA dspdata, DATA x DCW 0x7777 DCW 0x1111 DCW 0xeeef ... END 分析题（10） LDMIA R13!, {R0-R3} SUB R9, R7, R3 STR R4, [R9] ORR R8, R4, R3 AND R6, R3, R1 在ARM9中运行此程序，分析此程序发生互锁的原因，以及解决互锁的办法。 答：此处SUB 使用了R3，增加了一个额外的互锁周期来完成该寄存器数据的获取。这种情况对任何LDM 指令，像带IA, DB, FD,等，都会发生 。 原因：LDMIA指令之后立即跟一条数据操作指令，由于使用了相同的寄存器，将会导致互锁 。 解决方法： LDMIA R13!, {R0-R3} STR R4, [R9] SUB R9, R7, R3 ORR R8, R4, R3 AND R6, R3