CPLD-FPGA实验指导书.doc

目 录 第一部分 硬件使用说明 2 CPLD/FPGA实验开发部分硬件使用说明 2 第二部分 软件使用说明 8 一、QuartusⅡ 软件使用说明 8 二、PAC-Designer 软件使用说明 20 第三部分 数字/模拟系统实验 25 实验一 门电路设计与仿真 25 实验二 组合逻辑电路设计与仿真 27 实验三 触发器电路设计与仿真 29 实验四 时序逻辑电路设计与仿真 31 实验五 分频电路的设计与仿真 33 实验六 译码器的设计 35 实验七 多位数值比较器的设计 38 实验八 四位全加器的设计 40 实验九 BCD码转换电路设计 42 实验十 串行扫描显示电路设计 46 实验十一 双向移位寄存器的设计 49 实验十二 十进制可逆计数器的设计 52 实验十三 自启动七进制计数器的设计 55 实验十四 60归0电路的设计 58 实验十五 阵列式键盘扫描显示设计 61 实验十六 复杂数字钟设计与扫描显示 65 实验十七 FPGA与计算机双工通信 70 实验十八 八位除法器设计 79 实验十九 LPM使用及４×４乘法器的设计 81 实验二十 数据采集与显示电路设计 83 实验二十一 函数波形发生器的实现 85 实验二十二 乐曲演奏电路设计 88 实验二十三 乐曲录放电路设计 90 实验二十四 VGA显示电路设计 92 实验二十五 PS2接口电路设计 94 实验二十六 点阵显示电路设计 98 实验二十七 液晶显示设计 109 实验二十八 USB通信设计 111 实验二十九 以太网通信设计 113 实验三十 差错编码、解码与伪噪声编码 115 实验三十一 ispPAC10的增益调整方法 121 实验三十二 ispPAC10在Single-Ended中的应用 125 实验三十三 ispPAC10二阶滤波器的实验 128 实验三十四 ispPAC10高精度阶梯滤波器的设计 131 实验三十五 利用ispPAC10完成电桥测量 135 实验三十六 利用ispPAC10实现廉价的温度监测 140 第一部分 硬件使用说明 CPLD/FPGA实验开发部分硬件使用说明 本实验系统由实验板和下载板两部分组成。下载板可以和主板配合完成数字电路及CPLD/FPGA的各种开发和实验,也可以单独做实际应用的应用板。 1．时钟源 本实验系统FPGA芯片由50MHz晶振提供振荡频率，接至P28管脚。22.1184MHz的时钟信号接于FPGA的P152脚。 2．电平开关、脉冲开关 本实验系统中有16个数据开关（SW901——SW916），16个脉冲开关（KP901——KP916）。在通常状态下数据开关和脉冲开关为低电平。数据开关和脉冲开关可配合使用，也可单独使用。若二者配合使用，在数据开关为低电平时，按下脉冲开关则产生一个高电平脉冲；在数据开关为高电平时，按下脉冲开关则产生一个低电平脉冲。 其中16个数据开关与FPGA的管脚的连接情况依次为:SW1-P68，SW2-P67，SW3-P74，SW4-P76，SW5-P75，SW6-P78，SW7-P77，SW8-P80，SW9-P79，SW10-P82，SW11-P81，SW12-P84，SW13-P83，SW14-P86，SW15-P85，SW16-P88。 脉冲开关（KP1——KP4）与FPGA的管脚的连接情况依次为P68，P67，P74，P76，P75，P78，P77，P80，P79，P82，P81，P84，P83，P86，P85，P88。与数据开关SW1—SW16复用FPGA管脚。脉冲开关经RS触发器去抖动之后，便可实现在数据开关为高电平时产生一个负脉冲，在数据开关为低电平时产生一个正脉冲。此电路适合作计数器，暂存器的脉冲输入。 3．数码管显示 本实验系统有10个数码管（SEG101——SEG110），采用共阴极8段LED显示。其中SEG101——SEG102采用静态显示方式， 2个 SEG103——SEG110采用动态扫描显示方式。8个 数码管SEG101——SEG110与FPGA的对应管脚接法为： 静态2个数码管 SEG101(a,b,c,d,e,f,g,p)——P214, P208, P215, P217, P219, P216, P218, P213。 SEG102(a,b,c,d,e,f,g,p)——P222, P220, P223, P225, P227, P224, P226, P221。其中P213 、P221分别接到两个数码管的小数点上。其中SEG101、SEG102的8段输 入端分别与8个LED发光二极管相连且同时显示。