eda实验九.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
eda实验九

实验九:状态机 实验目的。 (1)掌握ISE9.1软件的基本操作及应用。 (2)掌握状态机的工作方式。 (3)掌握位流文件的下载和试验箱的验证。 二、实验步骤。 用状态机设计方法设计一个汽车尾灯控制器。该控制器共有4种状态:状态A代表正常直行或静止;状态B代表左转弯;状态C代表右转弯;状态D代表刹车;三个控制信号:LH左转弯控制;RH右转弯控制;JWH刹车控制。两个输出控制:LD点亮左尾灯控制输出;RD点亮右尾灯控制输出。其状态转移图如上: 建立新的项目。 输入VHDL代码(如下所示),存盘。 ISE 会自动创建一个VHDL模块的例子,并且在源代码编辑区内打开。简单的注释、模块和端口定义 已经自动生成,所剩余的工作就是在模块中实现代码。 填入的代码如下: library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity zhuangtaiji is Port ( clk : in STD_LOGIC; reset : in STD_LOGIC; LH : in STD_LOGIC; RH : in STD_LOGIC; JMH : in STD_LOGIC; LDD : out STD_LOGIC; RDD : out STD_LOGIC); end zhuangtaiji; architecture Behavioral of zhuangtaiji is TYPE state IS (A,B,C,D); SIGNAL now_state,next_state:state; BEGIN PROCESS(LH,RH,JMH,now_state) begin case now_state is when A=LDD=0;RDD=0; IF(LH=1 and RH=0 and JMH=0)THEN next_state=B; ELSIF (LH=0 and RH=1 and JMH=0)THEN next_state=C; ELSIF (LH=0 and RH=0 and JMH=1)THEN next_state=D; ELSIF (LH=0 and RH=0 and JMH=0)THEN next_state=A; end if; when B=LDD=1;RDD=0; IF(LH=0 and RH=0 and JMH=0)THEN next_state=A; ELSIF (LH=1 and RH=0 and JMH=0)THEN next_state=B; end if; when C=LDD=0;RDD=1; IF(LH=0 and RH=0 and JMH=0)THEN next_state=A; ELSIF (LH=0 and RH=1 and JMH=0)THEN next_state=C; end if; when D=LDD=1;RDD=1; IF(LH=0 and RH=0 and JMH=0)THEN next_state=A; ELSIF (LH=0 and RH=0 and JMH=1)THEN next_state=D; end if; end case; end process; process(clk) begin if(clkevent and clk=1)then if(reset=1)then now_state=A; else now_state=next_state; end if; end if; end process; end Behavioral; Source 窗中,选中要编译的源文件,双击处理窗Processes中的Synthesize-XST 。对出错报告语句进行修改,直到successfully。综合完成之后,双击处理窗Processes中的Synthesize-XST下的Source 窗中中Generate` post systhesis simulation Model,综合完成之后,可以通过双击Synthesize-XST中的View RTL Schematic 来查看RTL级结构图,察看综合结构是否按照设计意图来实现电路。双击view Technology s Schematic,可看到内部结构。 使

文档评论(0)

qwd513620855 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档