FPGA实训答辩(基于VHDL语言的EDA项目交通灯设计).pptVIP

* 信息学院 电子信息工程系 0908030301班 小组成员：2009080303101 王超越 2009080303132 黄 怡 2011年12月22日 索 引 一、交通灯控制系统设计要求 五、交通灯控制系统拓展功能设计 三、交通灯控制系统顶层程序设计 二、交通灯控制系统基础模块设计 四、交通灯控制系统功能仿真 六、附录 一、交通灯控制系统设计要求 基础要求：设计一个简单自控控制的交通灯控制系统。具体要求，在道路十字路口的两个方向各设一组红黄绿指示灯，显示顺序为，其中一个方向是绿灯、黄灯、红灯是，另外一个方向是红灯、绿灯、黄灯；设置一组数码管，以倒计时的方式显示允许通过或禁止通过实践，其中绿灯、黄灯、红灯的持续时间分别是20s、5s、25s。 其状态转移如下表所示： 黄灯亮 红灯亮 S3 绿灯亮 红灯亮 S2 红灯亮 黄灯亮 S1 红灯亮 绿灯亮 S0 东西方向 南北方向 工作状态 返回 二、交通灯控制系统基础模块设计 本系统设计中，底层模块共分为两部分：1、南北方向控制模块；2、东西方向控制模块。 1、南北方向控制模块功能设计 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cona is port(rst,clk:in std_logic; r,g,y:out std_logic; timh,timl:out std_logic_vector(3 downto 0)); end cona; architecture com_arc of cona is type rgy is(green,yellow,red); begin process(clk) variable a:std_logic; variable th,tl:std_logic_vector(3 downto 0); variable state:rgy; begin if rst=1 then state:=green; a:=0; elsif clk event and clk=1 then case state is when green =if a=0 then th:=0001; tl:=1001; a:=1; g=1; r=0; y=0; else if not(th=0000 and tl=0001) then if tl=0000 then tl:=1001; th:=th-1; else tl:=tl-1; end if; else th:=0000; tl:=0000; a:=0; state:=yellow; end if; end if; when yellow=if a=0 then th:=0000; tl:=0100; a:=1; g=0; r=0; y=1; else if not (tl=0001) then tl:=tl-1; else tl:=0000; a:=0; state:=red; end if; end if; when red=if a=0 then th:=0010; tl:=0100; a:=1; g=0; r=1; y=0; else if not(th=0000 and tl=0001) then if tl=0000 then tl:=1001; th:=th-1; else tl:=tl-1; end if; else th:=0000; tl:=0000;a:=0; state:=green; end if; end if; when others=state:=green; a:=0; end case; end if; timh=th; timl=tl; end process; end com_arc; 2、东西方向控制模块功能设计 东西方向控制模块的代码与之前设计的南北方向控制模块基本相同。 只是在主体设计中调换了state状态的先后顺序，初始状态设置为red，然后顺序变为红、绿、黄。因为代码占