chapter3-1 TMS320C54x的CPU结构.pptVIP

3.1 TMS320C54x DSP的结构 3.1.1 TMS320C54x DSP的基本结构 图3-1给出了TMS320C54x的两种结构框图。 图3-1 TMS320C54x的组成框图 3.2 TMS320C54x的总线结构 TMS320C54x DSP片内由8组16 bit总线(1组程序总线、3组数据线和4组地址总线)构成。程序总线(PB)传送从程序存储器装载的指令代码和立即数。这些总线的功能分别是：3组数据总线(CB、DB和EB)负责将片内的各种元器件相互连接，例如CPU、数据地址产生逻辑、程序地址产生逻辑、片内外设和数据存储器等。 TMS320C54x能利用两个辅助寄存器算术单元(ARAU0和ARAU1)在同一个周期内生成两个数据存储器地址。 PB能加载保存于程序空间的操作数(例如，系数表)，并将操作数传送到乘法器和加法器中进行乘累加操作，或利用数据移动指令(MVPD和READA)把程序空间的数据传送到数据空间。 TMS320C54x还有一组双向的片内总线用于访问片内外设，这组总线轮流使用DB和EB与CPU连接。访问者使用这组总线进行读/写操作需要两个或更多的周期，具体所需周期数取决于片内外设的结构。表格2-2总结了各种不同类型的总线访问。 表3-2 总线访问类型 3.3.7 CPU状态控制寄存器 1．状态寄存器(ST0和ST1) 使用置位指令SSBX和复位指令RSBX可以单独设置和清除状态寄存器的各位。例如： SSBX SXM ；符号扩展SXM=1 RSBX SXM ；禁止符号扩展SXM=0 APR、DP和ASM字段可以通过LD指令装载一个短立即数，ASM和DP也可以通过LD指令由数据存储器装载。 ST0的结构如图3-5所示，含义见表3-3。 图3-5 ST0寄存器结构 表3-3 ST0 寄 存 器 图3-6 ST1寄存器结构 表3-4 ST1寄 存 器 2．处理器工作方式状态寄存器(PMST) PMST可由存储器映像寄存器指令装载，如STM。图3-7是PMST寄存器的结构图。PMST各位的含义列于表3-5中。 图3-7 PMST寄存器结构 表3-5 PMST寄存器 3.3.8 寻址单元 TMS320C54x有两个地址发生器：PAGEN(Program Address Generation Logic)和DAGEN(Data Address Generation Logic)。PAGEN包括程序计数器PC、IPTR、块循环寄存器(RC、BRC、RSA和REA)，这些寄存器可支持程序存储器寻址。DAGEN包括循环缓冲区大小寄存器BK、DP、堆栈指针寄存器SP、8个辅助寄存器(AR0～AR7)和2个辅助寄存器算术单元(ARAU0和ARAU1)。8个辅助寄存器和2个辅助寄存器算术单元一道可进行16位无符号数算术运算，支持间接寻址模块，AR0～AR7由ST0中的ARP来指定。 表3-9列出了CPU存储器映像寄存器的地址及名称，各种TMS320C54x存储器映像外围电路寄存器参见附录4。 表3-9 存储器映像CPU寄存器 指令执行流程 指令 – 最小单位 1. 指令通过PB总线从PC地址获取 机器指令 例如: ABS src[, dst] 16位机器码 指令执行流程 2. 取得操作数 不同的指令、同一个指令的不同格式操作数数量不同 NOP – 0 ABS – 1/2 SUB – 最多4个 执行速度取决于 操作数量 复杂度 操作数存储位置 指令执行流程 3. 执行 4. 结果处理 PC 更新 第2章 TMS320C54x的CPU结构和存储器配置 第2章 TMS320C54x的CPU结构和存储器配置