[计算机]第一章_PLD概述.pptVIP

（3）VHDL行为仿真。这一阶段可以利用VHDL仿真器（如ModelSim）对顶层系统的行为模型进行仿真测试，检查模拟结果，继而进行修改和完善。这一过程与最终实现的硬件没有任何关系，也不考虑硬件实现中的技术细节，测试结果主要是对系统纯功能行为的考察，其中许多VHDL的语句表达主要为了方便了解系统各种条件下的功能特性，而不可能用真实的硬件来实现的。 （4）VHDL-RTL级建模。 可以通过EDA工具自动完成。 （5）前端功能仿真。在这一阶段对VHDL-RTL级模型进行仿真，称为功能仿真。 （6）综合。使用逻辑综合工具将VHDL行为级描述转化为结构化的门级电路。在ASIC设计中，门级电路可以由ASIC库中的基本单元组成。 （7）门级时序仿真。在这一级中将使用门级仿真器或仍然使用VHDL仿真器（因为结构综合后能同步生成VHDL格式的时序仿真文件）进行门级时序仿真，在计算机上了解更接近硬件目标器件工作的功能时序。对于ASIC设计，被称为布局后仿真。在这步，将带有从布局布线得到的精确时序信息映射到门级电路重新进行仿真，以检查电路时序，并对电路功能进行最后检查。这些仿真的成功完成称为ASIC sign off。接下去的工作就可以将设计提供给硅铸造生产工序了。 （8）硬件测试。这是对最后完成的硬件系统（如ASIC或FPGA）进行检查和测试。 与其他的硬件描述语言相比，VHDL具有较强的行为仿真级与综合级的建模功能，这种能远离具体硬件，基于行为描述方式的硬件描述语言恰好满足典型的自顶向下设计方法，因而能顺应EDA技术发展的趋势，解决现代电子设计应用中出现的各类问题。 仍以上面六进制计数器为例说明行为描 述与RTL方式描述的区别 第一层次是行为描述。VHDL程序如下： ? 该段VHDL语言程序勾画出了六进制计数器的输入输出引脚和内部计数器过程的技术状态变化时序和关系。这实际上是计数器工作模型的描述。当该程序仿真通过以后，说明六进制计数器模型是正确的。 第二层次是RTL方式描述。这一层次称为寄存器传输描述（又称数据流描述）。行为方式描述的系统结构的程序，抽象程度高，是很难直接映射到具体逻辑元件结构的硬件实现的。要想得到硬件的具体实现，必须将行为方式描述的VHDL语言程序改写为RTL方式描述的VHDL语言程序。可通过EDA软件自动完成。 第三层次是逻辑综合。逻辑综合这一阶段是利用逻辑综合工具，将RTL方式描述的程序转换成用基本逻辑元件表示的文件（门级网络表）。此时，如果需要，可以将逻辑综合结果，以逻辑原理图方式输出。也就是说，逻辑综合的结果相当于在人工设计硬件电路时，根据系统要求画出了系统的逻辑电原理图。 1.4.3 EDA与传统电子设计方法的比较 由此可见，传统的数字电子系统或IC设计中，手工设计占了较大的比例。一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器件，设计电路板，最后进行实测与调试。 一、手工设计方法的缺点 (1)复杂电路的设计、调试十分困难。 (2)如果某一过程存在错误，查找和修改十分不便。 (3)设计过程中产生大量文档，不易管理。 (4)对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差。 (5)只有在设计出样机或生产出芯片后才能进行实测。 二、EDA设计方法的特点 (1)采用硬件描述语言作为设计输入。 用HDL对数字电子系统进行抽象的行为与功能描述到具体的内部线路结构描述，从而可以在电子设计的各个阶段、各个层次进行计算机模拟验证，保证设计过程的正确性。可以大大降低设计成本，缩短设计周期。 (2)库(Library)的引入。 EDA工具之所以能够完成各种自动设计过程，关键是有各类库的支持。如逻辑仿真时的模拟库、逻辑综合时的综合库、版图综合时的版图库、测试综合时的测试库等。这些库都是EDA设计公司与半导体生产厂商紧密合作、共同开发的。 (3)设计文档的管理。 某些HDL语言也是文档型的语言(如VHDL)，极大地简化了设计文档的管理。 (4)强大的系统建模、电路仿真功能。 * KX康芯科技 * 现代可编程逻辑器件及SOPC应用设计 哈尔滨工业大学出版社 杨春玲 张辉 可编程技术与 数字逻辑 第1章 概 述 1.1 EDA技术的发展概况 1.5 IP核 1.2 可编程逻辑器件的发展概况 1.3 硬件描述语言VHDL 1.4 EDA与传统电子设计方法 1.1 EDA技术的发展概况 电子设计自动化（EDA，Electronic Design Automation）是指利用计算机完成电子系统的设计。E