本科毕业设计之基于51单片机控制的60秒倒计时系统设计.docVIP

本科毕业设计之基于51单片机控制的60秒倒计时系统设计.doc

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本科毕业设计之基于51单片机控制的60秒倒计时系统设计

摘 要 近年来随着计算机在社会领域的渗透,单片机的应用正在不断地走向深入,同时带动着传统控制检测日新月异的更新。由于单片机具有体积小,易于产品化、面向控制、集成度高、功能强、可靠性高、价格低等特点,其在工业控制、机电一体化、智能仪表、通信等诸多领域中得到了广泛的应用。在实时检测和自动控制的单片机应用系统中,单片机往往是作为一个核心部件来使用。但是仅单片机方面知识是不够的,还应根据具体硬件结构,以及针对具体应用对象特点的软件结合,以作完善。 本次设计采用C语言编程,通过倒计时子程序模块、矩阵键盘扫描模块、中断等子程序的正确调用,完成了可以随时设置初值的基于51单片机控制的60秒倒计时系统。 关键词:倒计时 单片机 KeiluVision3 LED数码显示器 目 录 1 MCS-51 单片机硬件结构及原理 1 1.1MCS-51系列单片机结构 1 1.1.1MCS-51单片机的基本组成 1 1.1.2内部基本结构 3 1.2MCS-51单片机存储器安排 6 1.2.1存储器空间安排 6 1.2.2片内存储器 6 2 课程设计的目的和任务 9 2.1单片机秒表课程设计的概述 9 2.2课程设计思路及描述 9 2.3 课程设计任务和要求 10 3 软件与硬件设计 11 3.1系统硬件方案设计 11 3.2软件方案设计 11 3.3 生“HEX”文件的步骤 12 4 程序编写与课程设计效果 15 4.1 源程序及注释 15 4.2原理图分析 15 4.3课程设计效果 18 总 结 19 致 谢 20 参考文献 21 1 MCS-51 单片机硬件结构及原理 1.1 MCS-51系列单片机结构 1.1.1 MCS-51单片机的基本组成 1 总体结构 图1-1单片机的总体结构 2. MCS-51单片机外部引脚及其说明 最常见的封装形式是40引脚双列直插式DIP(Dual In-line Package) 尚有44引脚的无引线芯片载体封装PLCC(Plastic Leaded Chip Carrier) 图1-2 MCS-51单片机外部引脚及说明 其中两条电源线,两条外接晶体,4条控制或作电源复用,32条I/O引线。 ⑴ 电源引脚:2条 VCC : +5V VSS : 接地 ⑵ 外接晶体:2条,接石英晶体构成自激振荡器 ⑶ 控制线:4条 ① EA/VPP : 程序存储器选择/编程电源 输入线 ┌ 1 访问片内程序存储器,寻址范围为0000H~0FFFH EA=┤ └ 0 访问片外程序存储器(用于片内无ROM/EPROM型) VPP : 用于片内EPROM型,在编程固化期间加编程高压。 ② RST: 复位输入 (VPD:对HMOS芯片为片内RAM掉电保护备用电源) 图1-3 复位电路 保持两个机器周期的高电平便复位。推荐此引脚与VCC 之间接一个10μf电容,与VSS 之间接一个下拉电阻8.2k,便上电复位。 ③ ALE/PROG: ALE (Address Latch Enable):当访问外部存储器时,用该输出脉冲锁存地址的低位字节。 ALE输出正脉冲的频率为晶体频率的1/6。但在访问外部数据存储器时,即运行MOVX指令时,将跳过一个ALE脉冲,即这时的频率是晶体频率的1/12。 PROG: ④ PSEN:外部程序存储器读信号输出。 用以区分外部数据存储器RAM的读信号RD(P3.7)。其写信号WR是P3.6。 ⑷ I/O接口:4个8位的I/O接口--P0、P1、P2和P3口,每个口都有锁存器、一个输出驱动器和一个输入缓冲器。其中P0口是三态开漏双向口,而P1、P2和P3口都是准双向口,内部都有固定的上拉电阻。 特点:一口多用、分时复用 ① P0口: ┌ 作输出时,开漏电路需加上拉电阻 不需要扩展时此口可作一般I/O口用┤ └ 作输入时,需要先写入1,使之浮置 外接存储器时,分时作为扩展电路的低8位地址和数据总线复用,这时由P2口提供高8位地址。 ② P1口:内有固定上拉电阻,每条I/O线都可单独用作输入或输出。要用作输入,必须先写入1,使输出驱动器的FET截止,通过上拉电阻置为高电平。 复位以后,自动对其写入1,置为输入状态。 ③ P2口:在外接存储器时,作为高8位地址总线。 ④ P3口:内有固定的上拉电阻,可作为通用I/O口用,也可通过把相应位置1,使它具有以下专用功能: P3.0 RXD串行输入口 P3.1 TXD 串行输出口

文档评论(0)

zhuwenmeijiale + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:7065136142000003

1亿VIP精品文档

相关文档