AMBA总线事物级IP核设计与验证[实用论文].docVIP

AMBA总线事务级IP核设计与验证 周理概述 1.设计目的 本项目要求用SystemC语言实现AMBA总线协议3.0的事物级模型，要求熟悉掌握SystemC语法和开发流程，熟练基于SystemC的SOC事物级模型设计方法，最终提供可用的IP核。 2.设计要求 本项目要求实现AMBA总线时钟周期精确建模的IP核，基于AMBA 3.0 AXI协议，支持4个master和16个slave。实现4个master核16个master的交叉开关总线。总线仲裁采用Round—Robin仲裁策略，要求至少支持基本传输和burst传输两种，总线建模完成后，需要建模master接口模型和slave接口模型，以验证总线模型的正确性，并按照可重用设计规范进行可重用设计。 3.设计完成过程 本项目采用visual c++ 6.0开发环境，增加SystemC编译支持。根据实验时间安排，实验过程分为了六个阶段。 1）熟悉SystemC的语法和TLM建模方法，从7月2日到7月10日。主要学习《SystemC片上系统设计》一书 2）详细了解AMBA 3.0 AXI总线协议，并研究已有的AMBA2.0 TLM建模相关论文，从7月10日到7月13日。此期间查阅了大量论文和资料，但没有找到AMBA2.0 的源代码。 3）系统总体设计，确定类的关系以及接口、通道的设计。7月14日 4）详细设计与编码实现，从7月15日到7月18日 5）调试与测试，主要针对编译错误进行源代码修改，7月19日 6）文档编辑，7月20日。 7)后续工作 二、概要设计 1.AMBA总线协议分析 AMBA AXI协议是针对高性能、高频率系统的互连总线协议，与AMBA2.0相比，具有如下特性： 1）分离的地址/控制和数据阶段； 2）使用Byte Strobe支持未对齐地址读写； 3）基于Burst的传输，并且只需要提供Burst首地址； 4）读和写的通路分离； 5）可以流出多个事务的地址； 6）事务乱序执行； 7）可方便插入寄存器； AMBA AXI协议具有五个通路，分别是读地址通路、写地址通路、读数据通路、写数据通路和写响应通路，如图1所示 图1 AXI总线传输通路结构图 AMBA AXI的另一个重要改进是在Burst传输时，只需要提供第一个数据的地址。这样降低了地址通道的压力，更重要的是，可以在一个读写事务未完成时，能够流出下一个事务的地址，减少了延时，提高了事务间的并行性。每个通道都是利用2相握手协议来进行通信的，源设备使用VALID信号表示数据准备就绪，目标设备用READY信号表示数据已经接收。 由于从设备的速度差异，AXI协议中规定了总线事务可以乱序完成。每个总线事务都携带各自的ID号，用于支持事务的乱序执行。具体规则是：相同ID的事务，其完成顺序必须是和发起顺序一样的，而不同ID的事务，是可以乱序完成的。 各个通路的主要信号及其含义如下： 表格 1写地址通路主要信号 信号名 发自 信号描述 AWID[3:0] 主 写地址的ID号 AWADDR[31:0] 主 要写的地址，BURST的第一个地址 AWLEN[3:0] 主 BURST长度，一个BURST传输中包含1-16次数据 AWSIZE[2:0] 主 BURST大小，每次数据传输的位宽 AWBURST[1:0] 主 BURST类型，包括自增，不变和交换三种 AWVALID 主 写地址有效信号 AWREADY 从 写地址被接收 表格 2写数据通路主要信号 信号名 发自 信号描述 WID[3:0] 主 写数据的ID号，与AWID匹配 WDATA[31:0] 主 要写的数据 WSTRB[3:0] 主 有效数据位控制，用于非对齐地址传输 WLAST 主 BURST的最后一次数据传输 WVALID 主 写数据有效信号 WREADY 从 写数据被接收 表格 3 写响应通路主要信号 信号名 发自 信号描述 BID[3:0] 从 写数据的ID号，与AWID匹配 BRESP[1:0] 从 写状态响应 BVALID 从 写响应有效信号 BREADY 主 写响应被接收 表格 4 读地址通路主要信号 信号名 发自 信号描述 ARID[3:0] 主 读地址的ID号 ARADDR[31:0] 主 要读的地址，BURST的第一个地址 ARLEN[3:0] 主 BURST长度，一个BURST传输中包含1-16次数据 ARSIZE[2:0] 主 BURST大小，每次数据传输的位宽 ARBURST[1:0] 主 BURST类型，包括自增，不变和交换三种 ARVALID 主 读地址有效信号 ARREADY 从 读地址被接收 表格 5读数据通路主要信号 信号名 发自 信号描述 RID[3: