实验一-实验环境和平台的建立.docxVIP

实验一：实验环境和平台的建立实验目的：熟悉Quartus II的VHDL文本设计流程，学习3-8译码器的设计、仿真、下载。实验内容：用VHDL编写3-8译码器的VHDL代码并仿真。实验环境PC 机（Pentium100 以上）、Altera Quartus II 9.0 CPLD/FPGA 集成开环境。实验原理译码器(decoder)是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和8421BCD码译码两类。具有译码功能的逻辑电路称为编码器，例如3线-8线译码器和4线-10线编码器分别有3输入、8位输出和4位输入、10位输出。8线-3线编码器的真值表见表1-1，管脚图如图1-1所示。表1-13-8译码器器真值表表1-1 译码器真值表图1-1 8-3编码器管脚图实验步骤打开Quartus II 9.0软件，选择File | New Project Wizard新建一个工程，在对话框中第一行选择工程路径，并为该工程新建一个文件夹，本例更改路径为D:\EDA\vhdl\decode38。工程路径最后为D:\EDA\vhdl\decode38；第二行输入工程名decode38；第三行是工程顶层设计文件名，该顶层设计文件名一定要与设计文件中模块名一致，可以与工程名不同，但一般都和工程名一致，（注意：在Quartus II中区分大小写）这里输入decode38；如图1-2所示。图1-2 在Quartus II里面新建工程（1）单击“Next”，此对话框是向工程中添加设计文件的。现在还没有写设计文件，所以没有文件可以添加；直接单击“Next”，进入器件选择对话框。在Family下拉菜单中选择Cyclone 系列Available devices中选择EP1C3T144C8器件。如图1-3所示。图1-3 在Quartus II里面新建工程（2）单击“Next”进入选择其他EDA工具对话框，这里都不选，直接单击“Next”进入工程信息对话框，列出了工程名，模块名和器件名等信息，如图1-4所示图1-4 在Quartus II里面新建工程（3）4、最后单击“Finish”完成工程建立。5、新建设计文件，选择File | New ，在New对话框中选择Device Design Files下的VHDL File，单击OK，完成新建设计文件。如图1-5所示。图1-5 在Quattus II里面新建文件6、在新建设计文件中输入VHDL程序。本例只有一个设计文件，即为顶层设计文件，它的模块名一定要与顶层设计文件名decode38一致，然后保存到工程文件夹decode38下，命名为decode38，即为顶层设计文件。如图1-7所示。图1-7 保存文件7、保存后，利用QuartusII进行全程编译，选择工具栏里的Processing - Start Compilation进行编译，如图1-8所示。图1-8 全程编译后错的报告信息8、编译通过后进行时序仿真，选择工具栏里的File | New ，在New对话框中选择Other Files下的Vector Waveform File，单击OK，完成新建仿真波形文件。如图1-9所示。图1-9新建仿真波形文件9、设置仿真时间区域。图1-10 设置仿真时间长度10、将工程decode38的端口信号节点选入波形编辑器中。图1-11打开信号节点查询端口11、将工程decode38的端口信号节点选入波形编辑器中。图1-12 向波形编辑器拖入信号节点12、编辑输入波形图1-13最后设置好的vwf仿真激励波形文件图13、选择工具栏里的Processing | Start Simulation进行仿真，观察结果。图1-14进行仿真实验结果提交译码器的VHDL代码QUARTUS仿真波形图实验板测试结果，效果（附图）