数字电路实验报告——计数器.docVIP

第六次实验报告 实验十 计数器 实验目的要求 掌握CC40192可予置数同步十进制加/减计数器逻辑功能及测试方法 实验仪器、设备 直流稳压电源、电子电路调试器、万用表、CC40192、CC4011、CC4547 实验线路、原理框图 CC40192的逻辑符号、功能表、管脚排列 CC40192可予置数同步十进制加/减计数器，它是中规模CMOS集成电路。它的逻辑符号如图1所示： 图1 CC40192的管脚排列如图2所示： 图2 CC40192的逻辑功能表如下表所示： 输入 输出 功能说明 R PE J3 J2 J1 J0 Q3 Q2 Q1 Q0 1 × × × × × × × 0 0 0 0 清零 0 0 × × J3 J2 J1 J0 J3 J2 J1 J0 置数 0 1 1 × × × × 加法计数 计数 0 1 1 × × × × 减法计数 加法进位：= 即当加法计数器时，当Q3Q2Q1Q0=1001且在0（底电平）时，输出负脉冲，向高位进位。 减法进位：= 即当减法计数时，在Q3Q2Q1Q0=0000且在0（底电平）时出负脉冲，向高位借位。 （二）CC4011是CMOS四2输入与非门，它具有4个独立的2输入与非门。管脚排列图如 图3所示： 图3 （三）CC4547是七段数码锁存/译码/驱动器，它的管脚排列和逻辑功能与CC4513相同 （1）CC4513的管脚排列如图4所示： 图4 （2）CC4513的逻辑功能表如下表所示： 输入 输出 功能 说明 RBI LE DCBA abcdefg 显示 RBO 0 全1 8 * 试灯 0 1 全0 暗 * 灭灯 0 1 1 0001～1001 译出相应段码 1～9 0 正常显示 0 1 1 1010～1111 全0 暗 0 输入误码不显示 1 1 1 取决于原LE=0时的BCD码 锁存数 * 锁存 0 0 1 1 全0 0的笔段为“1” 0 0 高位不为0，本位为0，显示0 1 0 1 1 全0 暗 1 所有高位为0时，本位也为0消隐 （四）用CC40192、CC4547、CC4011组成构成一位二——十进制可逆计数、译码显示系统的实验线路图如图5所示： 图5 实验方法步骤 按图5接线：清零端R、置数端PE、数据输入端DA、DB、DC、DD分别接逻辑开关，输出端QA、QB、QC、QD分别接实验台上译码器（CC4547）对应输入端A、B、C、D，CP接单次脉冲源。本实验采用2输入与非门CC4011。 测试CC40192的逻辑功能 清除 令R=1，其它输入为任意状态，这时QDQCQBQA=0000，译码显示为0字。清除功能完成后，置R=0。 置数 令R=0,,任意，数据输入端输入任意一组二进制数DADBDCDD=dcba，令PE=0，观察计数器输出dcba是否已被置入。 予置功能完成后，置=1。 加计数 R=0，==1，接单次脉冲源。 清零后由逐个送入10个单次脉冲源。 清零后由逐个送入10个单次脉冲，观察QD——QA及C0状态变化及数码显示情况，观察输出状态变化是否发生在的上升沿。 减计数 R=0，==1，接单次脉冲源。 实验结果如下表所示 输入 输出 功能总结 R PE D C B A QD QC QB QA 1 × × × × × × × 0 0 0 0 清零 0 0 × × 1 0 0 1 1 0 0 1 置数9 0 0 × × 1 0 0 0 1 0 0 0 置数8 0 0 × × 0 1 1 1 0 1 1 1 置数7 0 0 × × 0 1 1 0 0 1 1 0 置数6 0 0 × × 0 1 0 1 0 1 0 1 置数5 0 0 × × 0 1 0 0 0 1 0 0 置数4 0 0 × × 0 0 1 1 0 0 1 1 置数3 0 0 × × 0 0 1 0 0 0 1 0 置数2 0 0 × × 0 0 0 1 0 0 0 1 置数1 0 0 × × 0 0 0 0 0 0 0 0 置数0 0 1 ↑ 1 × × × × 加法计数 加法计数 0 1 ↓ 1 × × × × 加法计数 0 1 1 ↑ × × × × 减法计数 减法计数 0 1 1 ↓ × × × × 减法计数 1 2 3 4 5 6 7 14 13 12 11 10 9 8 VDD 4A 4B 4Y 3Y 3B 3A 1A 1B 1Y 2Y 2B 2A VSS C0 B0 R Q3 Q2 Q1 Q0 J0 J1 J2 J3 2 17 f C J1 VDD 16 1 Vss Q3 Q2 Q0 Q1 J3 J2 R J0 8 7 6 5 4 3 2 9 10 11 12 13