EDA技术与实验考题附答案.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA技术与实验考题附答案

填空题 1.VHDL与1985年正式推出,是目前 标准化成都最高 的硬件描述语言. 2.IEEE于1987年将VHDL采纳为 ieee#1076 标准. 3.用VHDL书写的源文件,既是 程序 又是 文档 ,既是工程技术人员之间交换信息的文件,又可作为合同签约者之间的文件. 4.一般将一个完整VHDL程序称为 设计实体 . 5.用VHDL设计的电路,既可以被高层次的系统调用,成为系统的一部分,也可以作为一个电路的功能块 独立存在 和 独立运行 . 6.VHDL设计实体的基本结构由 库 、 程序包 、 实体 、 结构 体 、 配置 、等部分构成. 7. 实体 和 结构体 是设计实体的基本组成,它们可以构成最基本的VHDL程序. 8.IEEE于1987年公布了VHDL的 ieee#1076 -1987 语法标准. 9.IEEE于1993年公布了VHDL的 ieee#1076 -1993 语法标准. 10.根据VHDL语法规则,在VHDL程序中使用的文字、数据对象、数据类型都需要 预先定义 . 11.在VHDL中最常用的库是 ieee. 标准库,最常用的程序包是 std_logic_1146 程序包. 12.VHDL的实体由 实体声明 部分和 结构体 组成. 13.VHDL的实体声明部分指定了设计单元的 输入、输出 端口 或 引脚 ,它是设计实体对外的一个通信界面,是外界可以看到的部分. 14.VHDL结构体用来描述设计实体的 逻辑结构 和 逻辑功能 ,它由VHDL语句构成,是外界看不见的部分. 15.在VHDL的端口声明语句中,端口方向包括 in 、 out 、 inout 和 Buffer(具有读功能的输出) . 16.VHDL的数字型文字包括 整数文字 、 实数文字 、 以数字基数表示的文字 、 物理量文字 . 17.VHDL的字符是以 单引号 括起来的数字、字母、符号. 18.VHDL的标识符名必须以 字母开头 ,后跟若干字母、数字或单个下划线构成,但最后不能为 下划线 . 19.VHDL的数据对象包括 变量 、 常量 、 信号 ,它们是用来存放各种类型数据的容器. 20.VHDL的变量(VARIABLE)是一个 局部量 ,只能在进程、函数和过程中声明和使用. 21.VHDL的信号(SIGNAL)是一种数值容器,不仅可以容纳 当前值 ,也可以保持 历史值 . 22.常数(CONSTANT)是程序中的一个 恒定不变 的值,一般在 程序前段 声明. 23.VHDL的数据类型包括 标量型 、 复合型 、 存取类型 、 文件型 . 24.VHDL的标量型(Scalar Type)是单元素的最基本数据类型,包括 整数型 、 实数型 、 枚举型 、 时间型 . 25.在VHDL中,标准逻辑位数据有 九 种逻辑值. 26.VHDL的操作符包括逻辑操作符(Logic Operator)、关系操作符(Relation Operator)、算术操作符(Arithmetic Operator)、符号操作符(Sign Operator)四类. 27.在VHDL中,预定义的属性标识符 可用于检出时钟边沿、完成定时检查、获得未约束的数据类型范围等. 28.VHDL的基本描述语句包括 并行语句 、 顺序语句 . 29.VHDL的顺序语句只能出现在 进程 、 过程 、 函数 中,是按程序书写的顺序自上而下、一条一条地执行. 30.VHDL的并行语句在结构体中的执行是并行语句 的,其执行方式与语句书写的顺序无关. 31.在VHDL的各种并行语句间,可以用 信号 来交换信息. 32.VHDL的PROCESS(进程)语句是由 顺序语句 组成的,但其本身却是 并行语句 . 33.VHDL的并行信号赋值语句的赋值目标

文档评论(0)

shenlan118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档