计算机组成原理（西安理工大学）第二章 运算方法和运算器2.pptVIP

[例12] ｘ＝＋0.1011, ｙ＝＋0.1001，求ｘ＋ｙ。 [解:] 　　　[ｘ]补＝0.1011 ， [ｙ]补＝0.1001 [ｘ]补　　　0.1011 ＋ [ｙ]补　　　0.1001 [ｘ＋ｙ]补　　1.0100 两正数相加，结果为负，显然错误。 －－运算中出现了“上溢” [又例] ｘ＝＋0.1011, ｙ＝＋0.0010， 求ｘ＋ｙ。 [解:] 　　　[ｘ]补＝0.1011 , [ｙ]补＝0.0010 [ｘ]补　　　0.1011 ＋ [ｙ]补　　　0.0010 [ｘ＋ｙ]补　　0.1101 两正数相加，结果无溢出 [例13] ｘ＝－0.1101, ｙ＝－0.1011, 求ｘ＋ｙ。 [又例] ｘ＝－0.1101, ｙ＝－0.0010, 求ｘ＋ｙ。 “溢出”检测方法： 为了判断“溢出”是否发生,可采用两种检测的方法。 第一种方法：采用双符号位法, 称为“变形补码”或“模4补码”,可使模2补码所能表示的数的范围扩大一倍 2.3 定点乘法运算 实现乘除法运算的方案： 1、当使用乘除运算较多，速度要求高时，用硬件直接实现； 2、一般情况，配置乘除法选件； 3、对速度要求不高的机器，用软件实现。 运算方法 恢复余数法则得知，若第i-1次求商的余数为正ri-1时，下次求商方法ri=2ri-1-|y| 若ri≥0，商1 ，下一步；ri+1=2ri-|y| 若ri0，商0 ，恢复余数ri+|y|，下一步；ri+1=2（ri+|y|）-|y| =2ri+|y| 表明，当某一次求商出现不够减时（ri0），本次商0，继续求下一位商时候不必恢复余数，直接将负的差值左移一位后（得2ri）再加上除数，其效果与恢复余数后左移一位减除数是等效的。 0.101001 1.001 1.1100010 q4=0 0.0111 0.0011010 q3=1 1.11001 1.1111110 q2=0 0.000111 0.0001100 q1=1 上面的笔算过程可叙述如下： 1. 判断ｘ是否小于ｙ？现在ｘｙ，故商的整数位商“0”，ｘ的低位补0，得余数r0。 2. 比较r0和2－1ｙ，因r02－1ｙ，表示够减，小数点后第一位商“1”，作r0－2－1ｙ，得余数r1。 3. 比较r1和2－2ｙ,因r12－2ｙ,表示够减，小数点后第二位商“1”，作r1－2－2ｙ，得余数r2。 4. 比较r2和2－3ｙ，因r22－3ｙ，不够减，小数点后第三位商“0”，不作减法,得余数r3(＝r2)。 5. 比较r3和2－4ｙ，因r32－4ｙ，表示够减，小数点后第四位商“1”，作r3－2－4ｙ，得余数r4,共求四位商，至此除法完毕。 　机器不会心算，必须先作减法，若余数为正，才知道够减（商1）；若余数为负, 不够减（商1） 。不够减时必须恢复原来的余数，以便再继续往下运算。这种方法称为恢复余数法。 要恢复原来的余数，只要当前的余数加上除数即可。 但由于要恢复余数，使除法进行过程的步数不固定，因此控制比较复杂。 实际中常用加减交替法。其特点是运算过程中如出现不够减，则不必恢复余数，根据余数符号,可以继续往下运算，因此步数固定，控制简单。 　　其规则为：当余数为正时，商1，余数左移一位，减除数。 当余数为负时，商0，余数左移一位，加除数。 其规则为：当余数为正时，商1，余数左移一位，减除数/////做2ri-|y|运算 当余数为负时，商0，余数左移一位，加除数/////做2ri+|y| 运算 被除数x 第一步减除数 余数为负商0，控制下步做加法 除数右移1位加 余数为正商1，控制下步做减法 除数右移2位减 余数为负商0，控制下步做加法 除数右移3位加 余数为正商1， 移位次数就是0的个数 2.4.2 并行除法器 　　　　　　　 ?????? 1.可控加法/减法(CAS)单元（此为除法器的部件） 　　和阵列乘法器非常相似，阵列式除法器也是一种并行运算部件，采用大规模集成电路制造。与早期的串行除法器相比，阵列除法器不仅所需的控制线路少，而且能提供令人满意的高速运算速度。 　　阵列除法器有多种多样形式，如不恢复余数阵列除法器，补码阵列除法器等等。 　　首先介绍可控加法/减法(CAS)单元，它将用于并