Virtex-5中动态DCM的设计方法.pdfVIP

＼．塾 堑 莶 PRI。D1 cTTEl、H i。l iI il || V i rtex一5中动态DC M的设计方法 一 国防科技大学 吴帅 刘 凯 徐 欣 提出Virtex一5中具有自适应时钟变化能力的动态DCM的设计方法。Virtex一5是Xilinx公司必威体育精装版的高 … 端FPGA，基于该芯片的电路设计几乎都要用到DCM，探讨其应用技巧非常有意义。本文介绍了动态 … DCM的应用背景，详细阐述了动态DCM的工作原理和设计方法，并指出了这种设计的应用前景。该设 计在工程实践中已经得到使用，并取得了很好的效果。 关键词 FPGA Virtex～5 DCM 动态 在许多电路设计中，会涉及到可变时钟的问题。比 原型分为 DCM—BASE、 DCM ADV DCM PS和 DCM—ADV 如：一个FPGA和A／D采集芯片组成的采集卡，要求A／D — CLKIN CLK0 采样时钟可变，FPGA对采样数据进行处理，为保证数据 三种，功能依次增强。 CLKFB CLK90 RST CLK180 的准确率，首先要对A／D输出的采样时钟进行锁定。在 DCM—BASE只具有基本 CLK270 PSINCDEC CLK2X 使用Virtex～5时，简单DCM就无法达到要求，采用动态 的时钟矫正、频率综合功 PSEN CLK2X180 PSCLK CLKDV CLKFX DCM就可以解决该问题。另外，在时钟受到干扰的情况 能；DCM_PS增加了相位 DADDR[6：01 CLKFx180 DI『15：01 LOCKED 下，简单 DCM一旦失锁，就无法正常工作，而动态 DCM 偏移功能；DCM—ADV又 DⅥrE PSDONE DEN DO『15：01 则有能力自回归。 增加了动态重配置功能。 DCLK DRDY DCM—ADV的引脚图如 1 DCM的工作原理 图1所示。 圈1 完整的DOM引脚圈 在Virtex～5中，DCM 进行升级组合，形成了 CMT 1．1 时钟矫正 (Clock Management Technology，时钟管理技术)模块。 DCM包含了一个时钟锁定环(DLL)，通过矫正输入时 CMT模块提供了非常灵活的、高性能的时钟，改善了时钟 钟和输出时钟的时间延迟，用来完全去掉