第二节半导体存储器.pdfVIP

第二节 半导体存储器 半导体存储芯片的基本结构 (观看动画演示) 字片式(线选法)存储阵列组织(观看动画演示) 位片式(重合法)存储阵列组织 位片式芯片框图(观看动画演示) 位扩展为芯片位数的 16倍 随机存取存储器RAM 随机存取存储器的分类 双极型记忆单元 稳态时：位线 S S 接+0.5V ，字线接+0.3V ，使电流流入字线。 “0”— T 0、 1 0 导通， T 截止；“1”—T 导通， T 截止 1 1 0 读写时 ：字线W 上加高电位，表示选中该字。 写“1”时：位线S0 上同时加高电位，使T0 管截止，T 1 管导通。 写“0 ”时：位线S1 上同时加高电位，使T 1 管截止，T0 管导通。 读时：若保存信息为“0 ”,则 T0 导通、T1 截止，所以在位线 S0 上有电流通 过；若保存信息为“1” ，则T 1 管导通，T0 管截止，所以在位线 S1 上有电流通过。 因此通过将位线 S0 和 S1 上的电流送到读出放大器中，根据其输出可确定读出的是 “0 ”还是“1”。 静态RAM 记忆单元 双极型记忆单元电路的特点 （1）速度快，但集成度低、功耗大 电路速度主要取决于射极电流“拨动”的速度，而电流变化的快慢，与管子的频 率特性有关，晶体管的频率特性可以做得很高，所以双极型记忆单元速度是很快的。 （2 ）非破坏性读出，也无需刷新。 信息读出后，原来的信息状态不变，而且稳定。 主要用作高速小容量的Cache 。 对于大容量的主存储器一般用功耗小、集成度高，但速度较慢的MOS 管电路。 静态MOS 六管记忆单元(观看动画演示) 稳态时：字线处于低电位，两根位线/读出线都为高电位。T0、T1 管构成双稳正反 馈电路，T4 、T5 是负载管，T2 、T3 和T6、T7 是门控管，它们分别控制字线和位线 信号的接入。 “0”- T0 导通， T1 截止； “1”- T1 导通， T0 截止 。 读写时：字线上加高电位，表示选中该单元。 写 “0”时，则位线S0 加低电位(接近地电位)，使A 端为0 电位，T1 管截止，B 点电位抬高，使得T0 管导通，实现写0。 写 “1”时，则在S1 线加低电位，使T1 管导通，实现写1。 读出时，若原存为 “0”，则T0 管导通，有电流从位线S0 经T2、 T0 管流到地； 若原存为 “1”，则T1 管导通，有电流从位线S1 经T3、 T1 管流到地； 静态RAM 记忆单元 静态六管MOS 有以下三个特点(观看动画演示) 非破坏性读出，不需重写或刷新； 结构简单，可靠性高，具有一定速度； 电路元件较多，占硅片面积大， 故功耗大，集成度不高。 动态单管MOS 记忆单元(观看动画演示) 构造和表示：数据记忆在电容 CS 上，T 为门控管，控制数据的进出。其栅极接读 /写选择线(字线)，漏和源分别接数据线(位线)和记忆电容 CS 。数据 1 或 0 以电容CS 上电荷量的有无来判别。 读写时：在选择（字）线上加高电平，使T 管导通。 写“0 ”时，在数据线上加低电平，使CS 上电荷对数据线放电； 写“1”时，在数据线上加高电平，使数据线对CS 充电； 读出时，在数据线上有一读出电压。它与CS 上电荷量成正比。 优缺点：虽然速度慢、是破坏性读出(读后状态被改变) 、并且要定期刷新，但电路 元件少，功耗小，集成度高，所以被广泛应用于大容量存储器中 。 半导体RAM 的组织 存储器芯片：存储体+外围电路(地址译码和读写控制) 存储体： 由记忆单元(位元)构成的存储阵列 记忆单元的组织： 举例1：TMS4116 动态MOS 存储器芯片 总体性能(观看动画演示) 存储容量：16K x 1 位 – 7 根地址线复用（2x