控制单元设计.docVIP

青岛理工大学 实 验 报 告 实验课程： 计算机组成原理I 实验日期： 2013 年 11月15日， 交报告日期：2013 年12月2 日，成绩： 实验地点：现代教育技术中心101（计算机实验室） 计算机工程 学院，计算机科学与技术 专业， 班级：计算112班 实验指导教师： 刘淑霞 批阅教师： 同组学生 姓名 任师锋 秦世帅 学号 201107063 201107061 实验课题 按照题目要求用硬布线（组合逻辑）控制法设计一个简单模型机的控制单元CU（微操作信号产生电路），决定外部的端口（名称、有效电平）和内部各元件的连接，画出系统框图和逻辑图，设计仿真数据，用VHDL编程和仿真 实验内容： 1．指令译码器 功能要求：3-82．控制单元 假设该模型机有8nS。 3、顶层设计 用层次结构设计的方法设计一个控制单元CU 功能要求： 能够正确产生8 4、仿真 设计仿真波形数据，要考虑到所有可能的情况。在实验报告中必须清楚说明仿真波形数据是怎样设计的。 逻辑设计 译码器设计 译码器系统框图 端口说明： A：操作码的输入端口。 P：对操作码译码后的输出端口，低电平有效。 控制单元设计： 分析：对运算编码。 指令编码(p0p1p2p3p4p5p6p7) 运算 加法 减法 与 或 左移一位 无条件转移 传送数据 仿存 分为四个周期(clk1,clk2,clk3,clk4)每个机器周期分三个节拍(T1,T2,T3) 加法指令： 取指令：T1：pc-ab。T2：读信号R有效。T3：DB-IR,PC+1 计算地址：T1：rs1-GR,rs1-ALU,disp-ALU T2：’+’ T3：ALU-AR 取数 ： T1：AR-AB . T2：读信号R有效。T3：DB-DR 计算送结果：T1：rs-GR,rs-ALU,DR-ALU T2：加法运算‘+’ T3：ALU-GR 减法指令： 取指令：T1：pc-ab。T2：读信号R有效。T3：DB-IR,PC+1 计算地址：T1：rs1-GR,rs1-ALU,disp-ALU T2：’+’ T3：ALU-AR 取数 ： T1：AR-AB . T2：读信号R有效。T3：DB-DR 计算送结果：T1：rs-GR,rs-ALU,DR-ALU T2：减法运算‘-’ T3：ALU-GR 与运算： 取指令：T1：pc-ab。T2：读信号R有效。T3：DB-IR,PC+1 计算地址：T1：rs1-GR,rs1-ALU,disp-ALU T2：’+’ T3：ALU-AR 取数据：取数 ： T1：AR-AB . T2：读信号R有效。T3：DB-DR 计算送结果：T1：rs-GR,rs-ALU,DR-ALU T2：与运算 ’^’ T3：ALU-GR 或运算： 取指令：T1：pc-ab。T2：读信号R有效。T3：DB-IR,PC+1 计算地址：T1：rs1-GR,rs1-ALU,disp-ALU T2：’+’ T3：ALU-AR 取数据： T1：AR-AB . T2：读信号R有效。T3：DB-DR 计算送结果：T1：rs-GR,rs-ALU,DR-ALU T2：与运算 ’’ T3：ALU-GR 左移一位： 取指令：T1：pc-ab。T2：读信号R有效。T3：DB-IR,PC+1 计算送结果：T1：rs-GR,rs-ALU T2：Lshift T3：ALU-GR 无条件转移： 取指令：T1：pc-ab。T2：读信号R有效。T3：DB-IR,PC+1 计算转移地址：T1：rs1-GR,rs1-ALU,disp-ALU T2：’+’ T3：ALU-PC, PC-AB, DB-IR 传送数据mov： 取指令：T1：pc-ab。T2：读信号R有效。T3：DB-IR,PC+1 Mov：T1：rs1-GR,rs1-ALU,disp-ALU T2：rsrd-GR,一个不改变数