Matlab第六章作业.docxVIP

Matlab作业第六章姓名：袁伟薯 学号：2014301510030习题1：使用Combinatoinal?Logic模块完成对以下函数功能的建模和仿真： 仿真模型实现步骤如下：模型分析根据逻辑表达式写出真值表 逻辑真值表ABCXYZ1Z20001111001101001010100111010A1001010101101011010101110110模型搭建首先建立一个名为combinational_logic_hm1的simulink仿真文件，搭建模型。需要以下模块：3个Pulse Generator模块，2个Logical Operator模块，2个combinatorial logic模块，scope模块，2个Mux模块以及3个Data Type Conversion模块注：如果在没有Data Type Conversion的情况下，仿真不能运行会出现如下错误查阅PPT和搜阅资料得知combinatorial logic模块接收boolean类型输出，输出也是boolean类型，可以有两种方法解决：（1）将仿真参数中Optimization中的Implementlogic?signals?as?boolean?data(V.S.?double)去掉，避免数据类型的不匹配。（2）把数据转换模块Data Type Conversion加在conbinatorial Logic模块输出后。得到搭建的模型如下3.各模块参数的设定如下： Pulse Generator模块参数设置模块名称PulsetypeAmplitudePeriodPulse widthPhase delaySample timeASample based12114BSample based12112CSample based12111分析总结：（1）输出波形分析：仿真模型搭建完毕后，在Simulation/Simulation parameters内调整仿真时间为0-10s。运行后，得到输出的波形如下，经分析，符合逻辑表达式和真值表并能观察出X在A的一个周期8s中的最后一秒实现一个负脉冲，Y在每8s的第一秒和最后一秒实现高电平，其余时间为低，而Z1一直为高，Z2只在第一秒出现高脉冲，其余时间为低。（2）本仿真的优点分析：仿真中采用了Combinational Logic模块进行仿真是通过对各输入的不同状态列真值表来实现的，输入为A、B、C为了在波形结果显示中比较直观地看出ABC的逻辑由000到111的变化时对应的X、Y、Z1、Z2的结果可将A、B和C的周期分别设为8、4和2，相位延迟分别设为4、2、1这样可以将A、B和C各种可能组合状态的结果都依次显示出来而不会有遗漏。 习题2采用触发器（D?or?J-K）构建10分频器，完成对输入时钟10分频的功能要求：1、思路2、逻辑表达式3、模型图和输出波型4、分析和总结实现思路：由加法器知识知N进制计数器的进位信号CO即相当于对计数脉冲CP的N分频，而在其后加一个T’触发器后所输出的信号C2，即为一个2N分频占空比为0.5的信号。因而构建一个10分频电路只需要一个10进制的计数器，其CO信号既所求的十分频信号，再其他电路来调节CO信号的占空比，或者构建一个五进制计数器，其CO信号后接一个T’触发器即形成10分频信号。本次仿真给出占空比为0.5（JK_10fenpin..mdl）的模型。 1.同步时序电路的设计（1）首先构建一个五进制的计数器五进制的计数器真值表Q2Q1Q0C100000010010001101001画卡诺图写出逻辑表达式Q2*Q1Q000011110××Q1*Q1Q000011110××Q0*Q1Q000011110××由 以及据卡诺图化简得到次态和初态的关系可得2.十分频电路的实现然后再在计数器后面添加一个T触发器，使得每有一个进位会让输出波形翻转一次。也就是五个周期翻转一次。最后达到一个周期有十个脉冲。仿真模型如下周期脉冲信号参数设置如左所示JK触发器的初态设为设为0并设置仿真时间为40s输出波形和结果分析从上图可以看见C2信号占空比为0.5，一个周期为10个CP脉冲周期为十分频。 输出波形及结果分析。SsS