第14章触发器和时序逻辑电路要点分析.pptVIP

由以上分析可用工作波形图来描述。输入端S、R的变化并不会使触发器输出Q和Q非立即翻转，而是要在CP的上升沿（即从0-1）到来时，Q和Q非的状态才会随着输入而发生变化，这就是“同步”的意义。 触发器的翻转时刻与时钟脉冲CP的关系称为触发方式。双稳态触发器共有三种触发方式：电位触发、边沿触发和主从触发。电位触发和边沿出发为别有正、负触发之分。 空翻现象：如果CP=1的期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这就降低了电路的抗干扰能力。 JK触发器是各种不同功能触发器中最重要的一种。因为从逻辑功能的完善性、使用的灵活性和通用性来说，JK触发器都具有明显的优势。 主从型JK触发器的内部由主、从两个触发器联接而成。主触发器和从触发器分别由时钟CP的上升沿和下降沿触发，工作可靠。但主从型JK触发器要求输入信号在CP=1期间保持不变，否则输出状态将可能发生逻辑错误，另外其工作速度不是太高。 [分析工作情况] D触发器只有一个信号输入端，具有置0、置1和存储功能。[分析D触发器的状态表]。 CP的“三角”表示边沿触发。 若将D触发器的输出端Q非端与输入端D相连，则构成D触发器的计数状态，即每来一个CP脉冲，Q的状态翻转一次。 在数字系统中用来暂时存放指令、运算数据或其他信息的逻辑部件称为寄存器。由于触发器具有记忆功能，能够用来存储二进制数码，利用触发器及控制门电路可组成寄存器。寄存器按功能分为数码寄存器和移位寄存器两类。 数码寄存器是用来暂时存放并可随时取出数码的寄存器，它具有清除数码和接收并寄存数码的功能。一个触发器可以存储一位二进制数码。图为由四个D触发器组成的四位二进制数码寄存器。 设待寄存的数码为d3、d2、d1、d0，在CP到来之前，数码应分别加到四个D触发器的输入端D3 –D0。当需要寄存数码时，发出寄存指令CP，上升沿过后，四个D触发器输入端的数据同时存入触发器，各输出端的状态就是所寄存的数码。这种各位数码同时存入寄存器的输入方式称为并行输入。在新的数据存入之前，寄存器的状态将把存入的数据一直保存下去，并可多次读取。 将各D触发器的RD非端联在一起作为清零端。若在寄存数码前，在清零端加一负脉冲，则将各触发器的输出状态为零，则新存入的数据将覆盖原来的数据。 为了数据处理的需要，有时需要将寄存器中的各位数据依次移位，这种具有移位功能的寄存器称为移位寄存器。移位寄存器分为单相移位寄存器和双向移位寄存器。 首先，在清零端加入负脉冲，将四个D触发器清零，各触发器输出Q3-Q0均为0。设待寄存的数码为1011，并将数码按高低电平排成脉冲序列，置于F0的数据输入D端。在时钟脉冲作用下，数据将依次移入寄存器，每个CP来到仅移一位。 在第一个CP到来之前，使D=1，当CP下降沿过后，Q0=D=1，而其余三个触发器Q1-Q3仍为0，数据向左移了一位。在第二个CP到来之前，将D=0，CP下降沿过后，Q1=1、Q0=0，而Q3Q2=00，存入寄存器的数码向左移了两位。同理在第三个和第四个脉冲下降沿过后，寄存器Q3-Q0的状态为1011。 移位寄存器的工作状态如下表所示，其中第一行为清零后的初始状态。 这种将数据逐位输入的方式称为串行输入。若从四个Q端输出则为并行输出。串行输出方式为从Q3输出，串行输出方式要经过四个CP，四位数码才能依次输出。当采用串行输入、串行输出方式时，先存入移位寄存器的数据先出。 TTL中规模集成移位寄存器按移位方向，分为单向和双向移位寄存器。按内部寄存数据位数，分为4位、5位、8位移位寄存器。按数据输入、输出方式，分为串行输入、并行输入、串行输出、并行输出几种方式。移位寄存器的型号很多，这里只简单介绍应用广泛的双向移位寄存器74194 74194是一种功能齐全的移位寄存器。它具有左移、右移、并行输入数据，保持和清零五项功能。其内部是采用可控RS触发器作为寄存单元，由3选1数据选择器对左移位串行输入数据、右移位串行输入数据以及并行输入数据进行选择。 外引线排列如图所示。在串行输入时，右移数据从DSR输入，左移数据从DSL输入；当数据并行输入时，数据从D0-D3输入。CP为时钟输入端，上升沿有效。CR非为异步清零端，低电平有效，数据输出端从左到右排列为Q0-Q3。寄存器的工作方式由控制端S1和S0的状态组合进行控制。 计数器不仅可用来计数，用作分频器，还可构成时间分配器或时序发生器，对数字系统进行定时或程序控制操作，是使用最多的一种时序逻辑电路。 二进制加法计数器应满足加法法则，即0+1=1，1+1=10（本位得0，向高位进位1）。 将双稳态触发器进行适当连接即可构成计数器。由触发器的功能可知，一个触发器可以表示一位二进制数，若要表示n位二进制数，应使用n个触发器。 74194的逻辑功能表如表所示。 当S1