第二章标准总线的应用.pptVIP

作业： 1 若数字电路输出能够并联，则这些电路的输出级具有什么特点？ 2 总线为什么要驱动？数据总线如何实现双向驱动？ 3 扩展板卡的数据总线使用驱动器/缓冲器，且其译码分为板选和板内两级，试画出简图，并阐述各部分的必要性。 传输线上出现的信号反射会带来哪些危害？在设计制作实用电路时如何防止？ 第二章 标准总线的应用 总线标准化的意义 几种常用的总线标准 ISA, PC104总线及应用 PCI总线概述 应用示例 总线标准化的意义 产品化、缩短系统的构造时间（周期） 降低开发成本 便于维护，结构简单 系统功能扩展和更新 软件及硬件的升级保障 标准的形成和标准化的内容 企业联合制订 某产品的盛行使其总线成为事实的标准 申请成为ISO/IEEE标准 标准规定的内容： 引脚定义（位置，信号名，属性） 交直流特性、时序 电源 机械连接 几种常用的总线标准 S100 Z80单板机总线 MultiBus Intel 1977 单板与扩展、多总线 IEEE-796 STD（standard） IEEE-961普洛公司 1978 小板结构，刚性好，简化的MultiBus VME Motolora M68000系列32位 IEEE-1014 PC：ISA系统总线、EISA总线、VESA总线、PCI总线等 IEEE-488 并行总线 RS-232C 、 USB串行总线 芯片间串行总线I2C,SPI等 IBM-PC/XT 总线 IBM PC总线是IBM PC/XT机上使用的8位系统总线 有62条信号线，用双列插槽连接，分A面（元件面）和B面（焊接面） 实际上是8088 CPU核心电路总线的扩充和重新驱动 与最大组态下的8088总线相似 1. 信号功能 D0～D7——8位双向数据线 A0～A19——20位输出地址线 ALE——地址锁存允许，每个CPU 总线周期的T1 状态高电平有效 /MEMR——存储器读，输出、低有效 /MEMW——存储器写，输出、低有效 /IOR——I/O读，输出、低有效 /IOW——I/O写，输出、低有效 I/O CH RDY——I/O通道准备好，输入、 高有效 1. 信号功能（续1） IRQ2～IRQ7——中断请求信号，输入、高有效 AEN——地址允许信号，输出、高有效，用于指示DMA总线周期 DRQ1～DRQ3——DMA请求信号，输入、高有效 /DACK0～/DACK3——DMA响应信号，输出、低有效 T/C——计数结束信号，输出、正脉冲有效 1. 信号功能（续2） RESET——复位信号，输出、高有效 /IOCHCK——I/O通道校验，输入、低有效 OSC——晶振频率脉冲，输出14.31818MHz的主振频率信号 CLK——系统时钟，输出4.77MHz的系统时钟信号 ＋5V、－5V、＋12V、－12V、GND——电源和地线 PC总线分类信号说明总表 2. 存储器读总线周期 T1状态——送出存储器地址 T2状态——存储器读控制信号有效 T3状态——检测I/O CH RDY准备好信号，确定是否插入等待状态Tw T4状态——读取存储器送来的数据 2. 存储器写总线周期 T1状态——送出存储器地址 T2状态——存储器写控制信号有效；同时送出数据 T3状态——检测I/O CH RDY准备好信号，确定是否插入等待状态Tw T4状态——存储器读取数据 3. I/O读总线周期 T1状态——送出I/O地址 T2状态——I/O读控制信号有效 T3状态——确定插入一个等待状态Tw Tw状态——检测I/O CH RDY准备好信号，确定是否再插入等待状态Tw T4状态——CPU读取外设送来的数据 3. I/O写总线周期 T1状态——送出I/O地址 T2状态——I/O写控制信号有效；同时在送出数据 T3状态——确定插入一个等待状态Tw Tw状态——检测I/O CH RDY准备好信号，确定是否再插入等待状态Tw T4状态——外设读取CPU送来的数据 ISA (PC/AT)总线 工业标准总线; 它向下兼容PC/XT总线(62芯插座） 再扩充36个信号的插座 PC104总线概述（IEEE-P996.1） ISA(PC/AT，IEEE-996)标准的延伸 专为嵌入式控制而定义的工业控制总线。 信号定义基本一致 电气和机械规范却完全不同，无背板 优化的、小型、自我堆栈式结构 小型化的尺寸（3.6x3.8inch 90x96mm） PC104总线概述（IEEE-P996.1） PC/104有两个版本，8位和16位 分别与PC和PC/AT相对应。 PC/104PLUS 则与PCI总线相对应 PC104总线概述（IEEE-P996.1） PC104 PC:源于PC 64+40=104 PC104的16位方式