盐城工学院电子设计课程设计之多路抢答器.docVIP

题 目：多路抢答器的设计 姓 名：胡冰 学 号：1110702107 专 业：电子信息工程 指导老师：周锋 设计时间：2014年 11月 信息工程学院目 录 1、引言 1 1.1 设计意义 1 1.2 系统功能要求 1 2、方案设计 1 3、硬件设计 3 3.1、硬件描述 3 3.2、AT89C51单片机系统模块 3 3.3、复位电路设计 5 3.4、时钟电路设计 6 3.5、抢答器电路 6 3.6、数码管显示模块 7 3.7、发声模块电路的设计 9 4、软件设计 10 4.1、程序系统结构图 10 4.2、程序流程图 10 4.3主函数以及子函数 11 5、系统调试 12 5.1、仿真系统PROTEUS 12 5.2、KEIL C简介 13 5.3、仿真实验结果图 14 6、总结设计 17 7、参考文献 18 8、附 录A；源程序 19 9、附 录B；电路原理总图 27 多路抢答器的设计 1、引言 1.1 设计意义 在现在的科技水平下，促使人们学科学、学技术、学知识的手段多种多样，抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率校低，且有的要么制作复杂，要么可靠性低，减少兴致。作为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏，再购置的麻烦和及时性就会影响活动的开展。 而且目前多数抢答器存在以下3个不足之处：第一，现场线路连接复杂。因为每个选手位于抢答现场的不同位置，每个选手与控制台之间要有长长的连接线。选手越多，连接线就越多、越乱，这些连接线不仅影响了现场的美观，而且降低了抢答器的可靠性，增加了安装的难度，甚至影响了现场人员的走动。第二，电路复杂。因为单片机只完成号码处理、计时、数据运算等功能，其它功能如选手号码的识别、译码、计分显示等仍只能通过数字集成电路完成。采用单片机扫描技术识别选手抢按号码时，电路的延迟时间较大。第三，选手抢按成功，但出现没有抢答被记录的问题。 鉴于上述原因和不足，设计了这个抢答器，主要是掌握51单片机的原理，了解简单多功能抢答器组成原理，初步掌握多功能抢答器的调整及测试方法，提高动手能力和排除故障的能力。同时通过本课题设计与装配、调试，提高动手能力，巩固已学的理论知识，建立，了解各单元电路之间的关系及相互影响，从而能正确设计、计算的各个单元电路。初步掌握的调整及测试方法。P3.0为开始抢答，P3.1为停止，P1口为八路抢答输入，数码管段选P0口，位选P2口低3位，蜂鸣器输出为P3.6口。P3.2抢答时间调整结，P3.3回答时间调整，P3.41调整，P3.5为时间减1调整。 其设计图如图3所示： 图3：总体设计图 3.2、AT89C51单片机系统模块 AT89C51性能 AT89C51是美国ATMEL公司生产的低电压，高性能CMOS8位单片机，片内含有4KB的可反复擦写的只读程序存储器和128字节的随机存储器。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容，由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，它为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 AT89C51功能性能:与MCS-51成品指令系统完全兼容；4KB可编程闪速存储器；寿命：1000次写/擦循环；数据保留时间：10年；全静态工作：0-24MHz；三级程序存储器锁定；128*8B内部RAM；32个可编程I/O口线；2个16位定时/计数器；5个中断源；可编程串行UART通道；片内震荡器和掉电模式[6]。 AT89C51各引脚功能 AT89C51提供以下标准功能：4KB的Flash闪速存储器，128B内部RAM，32个I/O口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内震荡器及时钟电路，同时，AT89C51可降至0Hz静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作，掉电方式保存RAM中的内容，但震荡器停止工作并禁止其他所有工作直到下一个硬件复位。AT89C51采用PDIP封装形式，引脚配置如图4所示。 图4：AT89C51的引脚图 AT89C51芯片的各引脚功能为： P0口：这组引脚共有8条，P0.0为最低位。这8个引脚有两种不同的功能，分别适用于不同的情况，第一种情况是89C51不带外存储器，P0口可以为通用I/O口使用，P0.0-P0.7用于传送CPU的输入/输出数据，这时输出数据可以得到锁存，不需