数字化抗干扰方案的CPLD实现.pdfVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字化抗干扰方案的CPLD实现 曹少文汪仪林郭东敏 (中国兵器工业第二一二研究所陕西西安710065) 摘 耍本文主要研究如何运用数字信号处理技术提高连续多瞢勒对地近炸引信的抗干扰能力, 以徽旋火箭弹连续多普勒体制引信咖iD23)为研究对象,提出一种数字化的抗干扰方案.咀 FP6^,cPI D器件为棱心。采用vHDL语言进行硬件电路设计+实现信号处理电路在可铺程逻辑嚣件上 的集成化、模块化.实现抗干扰系统的通用化. 关毒枣词连续多普勒可编程逻辑器件(FP6^/cPLDj数字滤波器抗干扰硬件描述语言时序仿真 目标识别 O引言 电子干扰是现代战场上所有电子设备所必须面对的作觇环境。电子干扰技术与电子设备 的抗干扰技术在电子对抗中同步发展,作为战场重要电子设备之一的无线电引信是电子对抗 作战的重要对象之一.在干扰与抗干扰的电子对抗中有着重要的地位和作用.多普勒无线电 引信是我国常规武器装备的主要无线电引信,它的抗干扰性能对我田常规武器的发展有着重 要的意义。 1无线电近炸引信抗干扰的现状及发展 广义上讲,凡是影响无线电引信正常工作的因素均为干扰。干扰的形式多种多样,有环 境背景干扰,电磁干扰(电磁兼容性),无源(消极)干扰.有源(积极)干扰等。这些干 扰都威胁着无线电引信.其中威胁最为严重的是有源(积极)干扰,即敌方的干扰机和干扰 设备.因此对抗敌有源干扰是无线电引信急待解决的问题。对连续波多普勒体制引信来讲, 由于回波信号中所包含的基本信息较少,只有信号幅度、频率、幅度和频率的相应变化率, 增强其抗干扰性能有一定难度。 a目前抗干扰措旖存在的问题: 目前连续多普勒引信针对应答式干扰和扫频式干扰提出的抗干扰措旌,主要采用带外闭 锁和大信号闭锁,是一种消极对抗方式,不具备自适应能力.降低了引信的毁伤效率.对于 回答式干扰,由于不存在频率牵引振荡,现有措掩很难检测到干扰状态,干扰机所发的干扰 调制信号又比较容易进入信号处理通带使引信误动。必须采取精确的识别方法检测目标抑制 干扰. b目前信号处理方式的缺陷: 目前信号处理主要采用模拟电路处理.在前置带通滤波放大这一级中。信号处理通带设 置的较宽.由于模拟滤波器受外围器件数量的制约,滤波器的阶数不可能做的太高,导致了 过渡带较宽,带外衰减特性差,使滤波器的滤波性能降低,产生了两种不利因素: (a)干扰信号容易进入处理通带; (b)滤波输出信噪比低,目标信号畸变,使后级处理电路不能采取严格的且标识别措施: 现代战争环境对引信的要求越来越高,引信要满足可靠性、多用途、多功能的要求.使信息 处理电路越来越复杂,要求引信电路能够实现快速实时处理。模拟技术受实现手段的制约. 很难做到精确目标识别,不利于抗干扰。因此,通过对干扰信息的理论分析和实验研究,找 出干扰信息特征,与目标信息进行比较,利用数字信号处理技术加以识别.并采用新的设计方 法和实现方式是提高连续波多普勒体制引信抗干扰能力的新途径. 1.1采用CPLD芯片设计完成数字信号处理器 应用数字信号处理技术使引信信号处理器走向模块化、通用化成为可能。此外数字信号 处理技术在设备体积、功耗、精度.特别是设备功能与性能升级换代的柔性方面明显超过了 模拟处理技术。从而大大降低了引信更新换代的成本及风险. 弹目交会的短暂性对信号处理系统的实时性提出了严格的要求。由于目前大多数的可编 程逻辑器件均可达到几十兆至几百兆赫兹的处理速度.这为引信实时信号处理的实现提供了 条件;可编程逻辑器件CPLn不仅使系统设计趋于小型化。而且器件所具有的用户可缩程特性, 将大大地缩短系统设计周期。目前,SIC的器件规模不断扩大,内部资源越来越丰富.以V皿L 为代表的高级硬件描述语言应运而生,其目的就是要硬件设计软件化.使系统内硬件的功能 可以像软件一样被编程配置,这种“软硬件”的全新系统设计概念.使电子系统具有多功能 的适应能力。为实现许多复杂的信号处理和信息处理提供新的思路和方法· 高集成度.高速和高可靠是cPm最明显的特点.其时钟延迟可达纳秒级,结合其并行工 作方式.完全可以满足是实时性的要求.如果设计得当,可将整个系统下载于同一芯片中,实 现片上系统集成.从而大太减小了体积,易于管理。本文选用A1tera的凹LD器件具有良好的 性能,极高的密度和非常大的灵活性,

文档评论(0)

bhl0572 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档