使用Quartus II 9.0.pptVIP

使用Quartus II 9.0--以NOT gate为例 1. 打开Quartus II 9.0 2. Create A New Project - Next 3. What is the working directory for this project: 在D盘创建EDAclass文件夹， 在其中创建MyNotGate（不要有空格）文件夹，这就是Not gate 的工作目录， 所有Not gate的文件存放在此（注意：所有存放路径文件名均用英文，不能用中文） 4. What is the name of the project: MyNotGate --Next--Next--Next--Finish 输入VHDL代码 5. 创建一个VHDL文件 File --New--Design Files--VHDL file 6. 输入代码。为节省时间， 请直接拷贝VHDL代码到此 打开桌面上 EDAclass--VHDL--MyNotGate.txt 复制全部代码， 粘贴到Quartus. 7. 保存文件， 文件名MyNotGate，文件类型VHD 8. 编译， Processing -- Start compilation 设定仿真器的显示方式 设定仿真时间4ns，Tools--Options (拖到最后）--Waveform Editor--Default file end time： 4ns--default grid period 1ns 施加输入激励 8. 设定仿真时间4ns，Tools--Options(拖到最后）--Waveform Editor--Default file end time： 4ns--default grid period 1ns --OK 9. File --New--Verification/Debugging Files--Vector Waveform File 10. 双击Name下的虚线框---Node Finder-- Filter: 选择Pins Registers:post-fitting --list 11. 添加要显示的信号：双击MyInput 和MyOutput --OK--OK 施加输入激励 12. 让输入信号在0到1之间周期性变化， 选择工具栏右列倒数第三个图标--OK 13. 存储输入激励，File --Save 文件名：MyNotGate, 保存类型： vwf, 编译 14. 设定功能仿真：假定输入到输出演示为0 . Processing--Simulator Tool--Simulation mode: Functional (功能）--Generate Functional Simulation Netlist 15. 仿真： Processing --Start Simulation 仿真