外部中断NMI中断.PPTVIP

2)中断处理将类型码乘4，计算出中断向量的地址。硬件现场保护。即将标志寄存器F压入堆栈，以保护当前指令执行结果的特征。清除IF和TF标志，屏蔽新的INTR中断和单步中断。保存断点，即把断点处的IP和CS值压入堆栈，先压入CS值，再压入IP值。根据计算出来的地址从中断向量表中取出中断服务程序的入口地址(段和偏移)，分别送至CS和IP中。转入中断服务程序执行。进入中断服务程序后，首先要保护在中断服务程序中要使用的寄存器内容，然后进行相应的中断处理，现场恢复与中断返回。在中断返回前恢复保护的寄存器内容，最后执行中断返回指令IRET。IRET的执行将使CPU按次序恢复断点处的IP、CS和标志寄存器，从而使程序返回到断点处继续执行。图6.17图6.178086/8088中断处理顺序流程图*7-2可屏蔽中断处理过程可屏蔽中断处理过程：中断请求；中断响应；保护现场；转入执行中断服务子程序；恢复现场；中断返回。CPU响应INTR中断的三个条件：外设提出中断申请本中断位未被屏蔽：中断接口电路8259的中断屏蔽寄存器未对该中断进行屏蔽中断允许：IF标志位是否置为1.（IF=1开中断）CPU对三种中断的响应方法。*四、INTR中断响应周期时序(P274)CPU从引脚/INTA发中断响应信号，接口芯片接收此信号，把中断类型号准备好；CPU再从引脚/INTA发中断响应信号，接口芯片接此信号后，将中断类型号送至数据总线上；CPU从数据总线获取中断类型号。向量类型INTACLKAD7~AD0T1T2T3T4第一个中断响应周期T1T2T3T4第二个中断响应周期INTR中断响应时序3.中断优先级的确定当系统具有多个中断源时，就有可能在某一时刻有两个以上的中断源同时发出中断请求，而CPU往往只有一条中断请求线，并且任一时刻只能响应并处理一个中断，这就要求CPU能识别出是哪些中断源申请了中断并找出优先级最高的中断源对其进行响应，在处理完该中断源后，再响应级别较低的中断源的请求。中断优先权的确定方法：软件方法★硬件方法★1)通过软件确定中断优先权CPU响应中断后，就用软件查询以确定是哪些外设申请中断，并判断它们的优先权。例如，把8个外设的中断请求触发器组合起来，作为一个端口，并赋予设备号，如图6.13所示。把各个外设的中断请求信号相“或”后，作为INTR信号，向CPU送出中断请求。当CPU响应中断时，把中断寄存器的状态，作为一个外设读入CPU，逐位检测它们的状态，若有中断请求就转到相应的服务程序入口。这时，中断寄存器各位查询的先后次序就是相应中断源的优先级别高低次序。实现简单，调整优先权次序方便，但在中断源较多的情况下，由询问转至相应的服务程序的入口时间长。图6.13通过软件查询确定优先权2)硬件优先权排队电路利用专用的硬件电路或中断控制器来安排各中断源的优先级别。硬件判优电路的形式很多，下面介绍两种常用的硬件判优方法：链式优先权排队电路★优先权编码电路★(1)链式优先权排队电路链式优先权排队的基本思想是将所有的中断源构成一个链，排在链前面的中断源的优先级别高于排在后边的，高级别的中断会自动封锁低优先级别的中断。如图6.14所示：在电路中，每个外设对应的接口都有一个中断逻辑电路，CPU响应中断时发出的INTA信号沿着这些逻辑电路串接成的链从前往后传递。当多个输入有中断请求，则由中断输入信号的“或”电路产生INTR信号，送至CPU。当CPU在现行指令执行完后，响应中断，发出中断响应信号。当中断响应为高电平，若F/FAs有中断请求，则它的输出为高，于是与门A1输出为高，由它控制转至中断1的服务程序的入口；且门A2输出为低电平；因而使门B1、B2和C1、C2等所有下面各级门的输入和输出全为低电平，即屏蔽了所有其他的各级中断。若第一级没有中断请求，即F/FAs=0，则中断输出1为低电平，但门A2的输出却为高电平，把中断响应传递至中断请求2。若此时F/FBs=1，则与门B1输出为高电平，控制转去执行中断2的服务程序；此时与门B2的输出为低，因而屏蔽了以下各级中断。以此类推。该方法的优先权判定速度快，但由于链式排队是硬件链接，不易调整优先权次序，且对硬件故障敏感。图6.14链式优先权排队电路(2)优先权编码电路用编码器和比较器实现优先权排队电路，如图6.15所示。若有8个中断源，当任一个有中断请求时，通过“或”门，即可有一个中断请求信号产生，但它能否送至CPU的中断请求线，还要受比较器的控制(若优先权失效信号为低电平，则与门2关闭)。8条中断输入线的任一条，经过编码器可以产生三位二进制优先权编码A2A