第三章 集成逻辑门.pptVIP

第1页，共40页，星期日，2025年，2月5日1.二极管与门电路+12vABCDADBDC设uA=0，则DA导通uY=0.3VY=0uY=0.3VYDB、DC截止§3.1分立元件门电路简介R设二极管管压降为0.3伏一、分立元件门电路第2页，共40页，星期日，2025年，2月5日+12vABCDADBDC设uA=uB=uC=0DA、DB、DC都导通Y=0uY=0.3VYuY=0.3VR第3页，共40页，星期日，2025年，2月5日设uA=uB=uC=3VuY=3.3V，Y=1+12vABCDADBDCuY=3.3VYDA、DB、DC都导通R第4页，共40页，星期日，2025年，2月5日+12vABCDADBDCY由以上分析可知：只有当A、B、C全为高电平时，输出端才为高电平。正好符合与门的逻辑关系。Y=ABCABCYR第5页，共40页，星期日，2025年，2月5日设uA=3V，uB=uC=0V则DA导通uY=3–0.3=2.7VDB、DC截止，Y=1DA–12vYABCDBDCuY=2.7V2.二极管或门电路R第6页，共40页，星期日，2025年，2月5日DA–12vYABCDBDC设uA=uB=uC=3VDA、DB、DC都导通uY=2.7VuY=2.7V，Y=1R第7页，共40页，星期日，2025年，2月5日DA–12vYABCDBDC设uA=uB=uC=0VDA、DB、DC都导通uY=–0.3VuY=–0.3V，Y=0R第8页，共40页，星期日，2025年，2月5日DA–12vYABCDBDCY=A+B+C由以上分析可知：只有当A、B、C全为低电平时，输出端才为低电平。正好符合或门的逻辑关系。RYABC1第9页，共40页，星期日，2025年，2月5日3.非门电路设uA=3V，T饱和导通?+12V+3VDRcT–12VRBRkAYuY=0.3VuY=0.3V，Y=0，D截止第10页，共40页，星期日，2025年，2月5日设uA=0V，T截止，D导通A1YY=A?+12V+3VDRcT–12VRBRkAYuY=3.3V?uY=3.3V，Y=1由以上分析可知：当A为低电平时，输出端为高电平。当A为高电平时，输出端为低电平。正好符合非门的逻辑关系。第11页，共40页，星期日，2025年，2月5日+5VABCT1R1R2T2T3T4T5R3R5R4YT1等效电路+5vABCR1C1B1一、TTL与非门的基本原理§3、2TTL集成门电路第12页，共40页，星期日，2025年，2月5日+5VABCT1R1R2T2T3T4T5R3R5R4uo(Y)设uA=0.3V则VB1=0.3+0.7=1VRLuo=5–ube3–ube4–uR2（小）=5–0.7–0.7=3.6VY=1拉电流VB1=1Vuo=3.6V?+5vABCR1C1B1T2、T5截止T3、T4导通第13页，共40页，星期日，2025年，2月5日+5VABCT1R1R2T2T3T4T5R3R5R4uo(Y)设uA=uB=uC=3.6V，输入端全部是高电平，VB1升高，足以使T2,T5导通，uo=0.3V,Y=0。且VB1=2.1V，T1发射结全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使T3导通，T4截止。灌电流T1R1+VccVB1=2.1VVC2=1Vuo=0.3V5vABCR1C1B1第14页，共40页，星期日，2025年，2月5日由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端就为高电平,正好符合与非门的逻辑关系。ABCYY=ABC第15页，共40页，星期日，2025