第14章 模数和数模转换.pptVIP

14.2.3A/D转换电路1.逐次逼近式A/D转换电路图14.8是三位逐次逼近型A/D转换电路。图中，F1～F5这5个D触发器构成环形计数器，FA～FC是逐次逼近寄存器，1～5号门组成控制逻辑电路，三位DAC电路是把三位二进制数字码转换成对应模拟信号的D/A转换电路,uA是保持电路送来的样值电压。其工作过程如下：第30页，共59页，星期日，2025年，2月5日图14.8三位逐次比较型A/D转换电路第31页，共59页，星期日，2025年，2月5日初始状态,环形计数器被复位脉冲置成Q1～Q5=10000。此时,FA的S=1,R=0,FB、FC触发器的S=0,R=1。这里,之所以讨论FA、FB、FC的S和R,是因为下一个CP脉冲触发沿到来时，将根据这三个触发器的R和S来决定三个触发器的新状态。第32页，共59页，星期日，2025年，2月5日(1)第一个CP脉冲输入：Q1～Q5=01000,QAQBQC=100。三位DAC电路又把100转换成对应的模拟电压uf，送入比较器与实际的模拟信号uA进行比较，若uA≥uf，C=0;否则，C=1。FA的S=0,R=Q2·C=C,FB的S=1,R=0,FC的S=R=0。第33页，共59页，星期日，2025年，2月5日(2)第二个CP脉冲输入：若上次比较器输出为0,则这次的QQAQBQC=110;若上次比较器输出为1,则这次的QAQBQC=010。DAC电路再将110或010转换成的新模拟信号uf送入比较器与实际的模拟信号uA进行比较。同样，比较器的输出C可能为0,也可能为1。环形计数器的状态Q1～Q5=00100,这使FA的S=0,R=0,FB的S=0,R=CQ3+Q1=CQ3=C;FC的S=1,R=0。第34页，共59页，星期日，2025年，2月5日(3)第三个CP脉冲输入：FA的状态不变,FC的状态变为1。若上次比较器输出为0,这次FB维持1状态不变,QAQBQC=111/011;若上次比较器输出为1,这次FB的状态就为0,QAQBQC=101/001。DAC电路再进行转换,比较器再进行比较,比较器又输出0或1。环形计数器的状态Q1～Q5=00010,这使FA、FB的S=0,R=0;FC的S=0,R=CQ4+Q1=C。第35页，共59页，星期日，2025年，2月5日(4)第四个CP脉冲输入：FA和FB状态不变。若上次比较器输出为0,这次FC维持1状态不变,QAQBQC的状态为111/011或101/001，保持不变;若上次比较器输出为1,这次FC的状态就由1变0,QAQBQC的状态就为100/000。环形计数器的状态Q1～Q5=00001,打开了输出端的三个与门,将最后转换成的三位二进制码ABC输出。第36页，共59页，星期日，2025年，2月5日(5)第五个CP脉冲输入：环形计数器的状态回复到Q1～Q5=10000的初始状态,准备对下一次模拟信号抽样值进行转换。下面举例说明这种编码过程。设输入模拟信号uA的满量程值为12V,用三位二进制编码,码值QAQBQC与uA之间的对应关系如表14.1所示。第37页，共59页，星期日，2025年，2月5日表14.1第38页，共59页，星期日，2025年，2月5日设抽样保持值为6.8V。编码过程如下：起始复位:Q1～Q5=10000,FA的S=1,R=0;FB、FC的S=R=0。(1)第一个CP脉冲输入：QAQBQC=100,Q1～Q5=01000。经DAC变换后,对应于码值100的模拟信号uf为7.5V,uAuf，比较器输出1。这样,FA的S=0,R=Q2，C=1,FB的S=1,R=0,FC的S=R=0。第39页，共59页，星期日，2025年，2月5日(2)第二个CP脉冲输入：QAQBQC=010