半导体存贮器与可编程逻辑器件.pptVIP

*西安交通大学电气学院电子学HDLHDL顾名思义，就是以文字的方式来描述硬件的设计是一种可以可以经由抽象的程序编写，完成所需要的硬件电路设计的工具语言。目前，成为IEEE标准格式的HDL共有2种：VHDLVerilogHDL第61页，共96页，星期日，2025年，2月5日VHDL语言VHDL(VHSICHardwareDescriptionLanguage)即VHSIC硬件描述语言，其中的VHSIC(VeryHighSpeedIntegratedCircuit)即超高速集成电路。VHDL就是超高速集成电路硬件描述语言。VHDL的主要优点是：①是一种高层次的硬件描述语言，与器件的具体特性无关，②可移植性好。Verilog语言Verilog是正在流行的又一种用于数字电子系统设计的硬件描述语言。使用它，用户可以灵活、简洁地进行各种级别的逻辑设计，方便、快速地进行数字逻辑系统的仿真验证、时序分析和逻辑综合。Verilog硬件描述语言的优点是：书写简洁，结构清晰，功能强大，容易掌握，便于自学。第62页，共96页，星期日，2025年，2月5日*西安交通大学电气学院电子学VHDL比VerilogHDL严谨——适用于FPGA、CPLDVerilogHDL语法类似于C语言，可读性强、容易掌握。从新一代的HDL语言是SystemC或SystemVerilog趋势看，采用VerilogHDL是比较好的入手选择。VerilogHDL——适用于ASIC第63页，共96页，星期日，2025年，2月5日*西安交通大学电气学院电子学用可编程逻辑器件设计电子钟回顾用传统方法如何实现？第64页，共96页，星期日，2025年，2月5日*西安交通大学电气学院电子学用可编程逻辑器件设计电子钟要求：用1KHZ时钟，可以显示时、分、秒，并可以预置时间设计步骤：画出系统方框图8.7.2设计描述和输出模拟和仿真下载调试六位BCD七段驱动电路1000分频器24进制计数器???60进制计数器???60进制计数器???RX42????????????????????????Vccagag1KHZCLK图8.7.2电子钟框图PLD第65页，共96页，星期日，2025年，2月5日*西安交通大学电气学院电子学第66页，共96页，星期日，2025年，2月5日*西安交通大学电气学院电子学Display第67页，共96页，星期日，2025年，2月5日*西安交通大学电气学院电子学传统设计与现代数字电子系统设计的比较传统设计方法用教材介绍的74系列等数字通用集成电路来实现系统化分?子系统设计?原理图??调试?焊接元器件?制版?PCB在实际使用中还存在一定的局限性，这就是它只适用于电路，而不适用于系统。通常，一个数字系统有多个外部输入和几十个、几百个甚至上干个记忆单元，再用真值表、状态固、状态表等工具来描述它、分析它、设计它，显然是不适当的，也是无能为力的。现代数字系统设计方法采用可编程专用集成电路(如可编程逻辑器件PLD)来实现。由于可编程逻辑器件具有用户可编程的逻辑特性，用户可以在现场更改其内部功能，因此，自它出现以来，在数字系统中得到了越来越广泛的应用。第68页，共96页，星期日，2025年，2月5日*西安交通大学电气学院电子学传统的设计方法的缺陷

“硬碰硬”，且不适于大规模电路的设计（如果SSI和MSI设计一个计算机系统是无法想象的）必威体育官网网址性差，容易被仿制设计周期长（MMT大）设计难度大，不灵活。采用“搭积木式”的方法进行设计。一旦设计好，功能无法改变。第69页，共96页，星期日，2025年，2月5日*西安交通大学电气学院电子学EDA（ElectronicDesignAutomatic）是现代电子系统设计的发展主流技术特点：（1）用软件方式设计硬件，设计转换过程由开发系统自动完成；“软碰硬”“纸上谈兵”“十拿九稳”（2）系统可以现场编程，在线升级；（3）整个系统可以集成在一个芯片上(SOC)，体积小、功耗低、可靠性高。（4）设计调试于实验室进行，缩短了设计周期，降低了成本，提高了可靠性。第70页，共96页，星期日，2025年，2月5日*西安交通大学电气学院电子