第53章 时序逻辑电路.pptVIP

若D=11100110DcdabCPCP=1时，a、b门被打开，输出由D决定13.2.3D触发器第30页，共62页，星期日，2025年，2月5日功能表逻辑符号DCQ13.2.3D触发器第31页，共62页，星期日，2025年，2月5日逻辑符号触发方式三：边沿触发上升沿触发下降沿触发CP由0跳变至1时接收输入信号并输出相应的状态CP由1跳变至0时接收输入信号并输出相应的状态上升沿触发D触发器下降沿触发D触发器DCQ第32页，共62页，星期日，2025年，2月5日CPDQ例：画出上升沿触发D触发器的输出波形。第33页，共62页，星期日，2025年，2月5日13.2.4T触发器功能表RDSDCQT逻辑符号第34页，共62页，星期日，2025年，2月5日后沿触发T触发器的时序图CPQT第35页，共62页，星期日，2025年，2月5日1.JK触发器转换成D触发器CQKJCP触发器逻辑功能的转换各种常见双稳态触发器见367页表13.2.5。2.JK触发器转换成T触发器TCQKJCPD1第36页，共62页，星期日，2025年，2月5日例：四人抢答电路。四人参加比赛，每人一个按钮，其中最先按下按钮者，相应的指示灯亮；其他人再按按钮不起作用。应用举例CLRDCPQCLRDCPQCLRDCPQCLRDCPQ1Q1D2Q2DGND4Q4D3Q3D时钟请零USC共用清零共用时钟74LS175管脚图可用74LS175实现第37页，共62页，星期日，2025年，2月5日+5VD1D2D3D4CLRCP122清零CP赛前先清零0输出为零发光管不亮74LS175第38页，共62页，星期日，2025年，2月5日CP进入D触发器D1D2D3D4CLRCP+5V122清零CP1反相端都为1174LS175第39页，共62页，星期日，2025年，2月5日D1D2D3D4CLRCP122清零CP+5V若有一按钮被按下，比如第一个钮。=1=000被封再按下其它按钮，因CP被封状态不变1第40页，共62页，星期日，2025年，2月5日13.3.1数码寄存器Q3Q2Q1Q0QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。四位数码寄存器13.3寄存器第41页，共62页，星期日，2025年，2月5日工作过程：接收脉冲到达后，将待存数据送至各D触发器，取数脉冲加入后将所存数据送出。Q3Q2Q1Q0QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)A0--A3：待存数据Q0--Q3：输出数据11011101第42页，共62页，星期日，2025年，2月5日13.3.2移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)第43页，共62页，星期日，2025年，2月5日根据移位数据的输入--输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出第44页，共62页，星期日，2025年，2月5日第1页，共62页，星期日，2025年，2月5日反馈13.1基本RS触发器21基本RS触发器电路图称触发器为0态，又称复位状态。称触发器为1态，又称置位状态。基本RS触发器逻辑符号两个输出端两个输入端第2页，共62页，星期日，2025年，2月5日若原状态11001010输出仍保持21第3页，共62页，星期日，2025年，2月5日若原状态01111010输出变为：21第4页，共62页，星期日，2025年，2月5日若原状态1