数字电路及应用.pptVIP

第1页，共24页，星期日，2025年，2月5日4.5.2集成译码器译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二—十进制译码器和BCD—7段译码器。第2页，共24页，星期日，2025年，2月5日74LS138是一种常用的二进制译码器。有3个输入端A、B、C接受二进制编码，输出端Y0～Y7共8条译码输出线。74LS138的管脚排列图如图4.5.2(a)所示。其真值表见表4-3所示。另外74LS137是具有地址锁存功能的3/8译码器，与74LS138相比，仅4号管脚不同，在74LS137中，该脚为锁存控制端。当=0时，所有的功能与74LS138相同。第3页，共24页，星期日，2025年，2月5日74LS48可直接驱动共阴极LED数码管而不需外接限流电阻。74LS46/47的管脚排列与74LS48完全相同，所不同的是输出a～g为反码输出，且输出端为集电极开路形式，可用于驱动共阳极7段LED数码管。CD4511也是一种BCD-7段显示译码器，它属于CMOS器件，高电平输出电流可达25mA。其管脚排列见图４.5.2(d)所示。真值表如表４-6所示。该器件用于驱动共阴极7段LED数码管。4.5.3集成数据选择器数据选择器是一种能从多路平行输入数据中，任选一路作为输出信号的电路。但只能传送数字信号，不能传送模拟信号。这种器件在微机系统、数字通讯设备使用较多。第4页，共24页，星期日，2025年，2月5日第5页，共24页，星期日，2025年，2月5日4.5.4集成数字运算电路数字运算电路包括数字比较器、半加器、全加器、奇偶检测器等逻辑单元电路。下面简单介绍几种常用的数字运算路。74LS85和CD4585B是其功能相似的4位二进制码比较器。其管脚排列图分别见图4.5.4(a)和图4.5.4(b)。功能表见表4-8。第6页，共24页，星期日，2025年，2月5日常用的全加器集成电路是74LS183，它是包含两个完全独立的全加器。可实现2位二进制数加法运算。管脚排列如图4.5.5(a)所示。74LS283则是一个四位二进制加法器，可实现4位二进制数的加法运算。其管脚排列如图4.5.5(b)所示。第7页，共24页，星期日，2025年，2月5日4.6中规模时序逻辑集成电路4.6.1集成触发器和锁存器常用负边沿集成J-K触发器有74LS76、74LS112、74LS114等，常用的集成正边沿J-K触发器有74LS109、CD4027等。它们都是在一片芯片内包含了两个相同且独立的J-K触发器。它们不仅包含CP、J、K信号输入端，而且还具有复位、置位功能。他们的管脚排列和功能表，不作详细讨论。D触发器也是一种常用的双稳态电路，常用的集成D触发器有74LS74、CD4013等。74LS74和CD4013的不同是“复位”和“置数”所要求的信号电平高低不同，它们每片都包含两个独立的D触发器。管脚排列见图4.6.1(a)和4.6.1(b)所示。第8页，共24页，星期日，2025年，2月5日锁存器有无输出控制信号和带输出控制信号两种类型。无输出控制信号的D锁存器有74LS77、74LS75、74LS375等，它们的功能是当输入控制端G为高电平时，D锁存器中的门是打开的，输入数据D通过门传输到输出Q端；当G为低电平时，门是关闭的，输出数据Q保持上次输入的数据，即为锁存状态。象这类锁存器又称“透明锁存器”。第9页，共24页，星期日，2025年，2月5日带输出控制信号的锁存器常用的有74LS373、74HC573、74HC563等。它们的数据输出端是三态输出。第10页，共24页，星期日，2025年，2月5日4.6.2集成移位寄存器移位寄存器是暂时记忆数据的“寄存器”，其特征是具有将数据向左或向右移动的功能。移位寄存器有各种形式。按存数据的位数有4位、8位等，按“输入/输出数据”形式有“串入/串出”、“串入/并出”、“并入/串出”、“并入/并入”等。第11页，共24页，星期日，2025年，2月5日4.6.3集成计数器计数器具有累积计数脉冲的功能。它是数字电路系统中一个十分重要的逻辑部件，目前生产厂家已制造出了具有不同功能的集成计数芯片，各种计数器的不同点主要表现在计数方式（同步计数或异步计数）、输出编码形式（自然二进制码、BCD编码、时序分配输出）、计数规律（加法计数或可逆计数）、预置方式（同步预置或异步预置）以及复位方式（同步复位或异步复位）等六个方面。下面将简单介绍几种常用的集成计数器