《EDA技术与设计》 第07章 硬件描述语言.pptxVIP

;01;基本组成;02;(1)标识符一定要以字母开头；

(2)下画线前后都必须有英文字母或数字，即下画线不能连用，也不能放在结尾；

(3)综合仿真时，短标识符不区分大小写；

(4)标识符不能用VHDL语言的常用保留字。;数据对象;(3)变量

变量只能在进程语句、函数语句和过程语句中使用，它是一个局部量。在仿真过程中它不像信号那样，到了规定的仿真时间才进行赋值，变量的赋值是立即生效的。;(1)逻辑运算符

(2)关系运算符

(3)算术运算符

(4)并置运算符;属性描述与定义;03;基本描述语句;顺序语句;并行语句;04;VerilogHDL程序由模块(module)组成，一个完整的模块包括模块声明、输入/输出端口说明、信号类型声明和功能描述。模块的内容都嵌在module和endmodule两个关键字之间。

例如，定义一个2选1数据选择器模块，s为地址码输入信号，a、b为数据输入端，y为数据输出端，则其输出表达式为：y=Sa+sb。;模块声明包括模块名和模块端口列表，格式如下：

module模块名(端口1,端口2,…,端口n);

每个模块必须有一个模块名，用于唯一标识该模块。模块结束的标志为endmodule,在VerilogHDL中，不允许在模块声明中嵌套模块。;输入/输出端口声明;(2)输出端口声明

①信号位宽为1位，格式为：

output端口1,端口2,…,,端口n;

②信号位宽为多位时，格式为：

output[MSB:LSB]端口1,端口2,..,端口n;

MSB和LSB分别表示最高位和最低位的序号。;(3)双向端口声明

①信号位宽为1位，格式为：inout端口1,端口2,..端口n;

②信号位宽为多位时，格式为：

inout[MSB:LSB]端口1,端口2...,端口n;

MSB和LSB分别表示最高位和最低位的序号。;信号类型声明用来定义所用信号(包括端口、内部信号等)的数据类型。例如，每个端口除了声明是输入、输出或双向端口外，还要声明其数据类型。常用的信号类型有线网型(wire)、寄存器型(reg)、整数型(integer)等，其中输入和双向端口信号不能声明为reg型。;功能描述;功能描述;功能描述;05;词法约定;3.注释

VerilogHDL中的注释是为了便于程序的可读性和文档管理。注释主要有两种形式。

①单行注释；以“//”开始到本行结束，注释的内容只能写在一行中。

②多行注释：以“/*”开始，到“*/”结束，注释的内容可以跨越多行。;数据类型;数据类型;(1)算术运算符(2)逻辑运算符

(3)位运算符(4)缩减运算符

(5)关系运算符(6)等值运算符

(7)条件运算符(8)移位运算符

(9)位拼接运算符;06;在VerilogHDL语言中，语句是构成程序不可缺少的部分，主要包括赋值语句、结构说明语句、块语句、条件语句、循环语句等，每一类语句又可能包含几种不同的语句格式。在VerilogHDL的这些语句中，有些是顺序执行语句，有些属于并行执行语句。;赋值语句;结构说明语句;(3)task说明语句

task说明语句用来单独完成某项任务，并被其他模块或其他任务调用。

(4)function说明语句

function说明语句用来定义函数，函数的目的是返回一个用于表达式的值。;(1)串行块语句

串行块语句是顺序块语句，这些语句需要一条接一条地顺序执行。

(2)并行块语句

并行块语句内的各条语句并行执行。;条件语句;条件语句;1.for语句

for语句的一般格式：

for(循环变量赋初值表达式；循环控制条件表达式；循环变量步长表达式)

语句；

;2.while语句

while语句的一般格式：while(条件表达式)

begin

顺序执行语句；

顺序执行语句；

·end;3.repeat语句

repeat语句的一般格式：repeat(循环次数表达式)

begin

顺序执行语句；

顺序执行语句；

end;循环语句;