《EDA基础及应用》课件——第5章 典型单元电路的设计与实现.pptxVIP

EDA基础与应用（第2版）;第5章典型单元电路的设计与实现;5.1分频器;2．实体的确定;3．结构体的确定;;4．库和程序包的确定;5．波形仿真;5.1.2偶数分频器;2．实体的确定;3．结构体的确定;4．库和程序包的确定;5．波形仿真;5.2按键输入电路;2．实体的确定;3．结构体的确定;ARCHITECTUREARTOFENCODEJPIS

SIGNALN:STD_LOGIC_VECTOR(3DOWNTO0);

SIGNALZ:STD_LOGIC_VECTOR(11DOWNTO0);

BEGIN

PROCESS(CLK,KEYIN)

BEGIN

Z=KEYIN;

IFCLKEVENTANDCLK=1THEN

;CASEZIS

WHEN000000000001=N=0000;--0

WHEN000000000010=N=0001;--1

WHEN000000000100=N=0010;--2

WHEN000000001000=N=0011;--3

WHEN000000010000=N=0100;--4

WHEN000000100000=N=0101;--5

WHEN000001000000=N=0110;--6

WHEN000010000000=N=0111;--7

WHEN000100000000=N=1000;--8

WHEN001000000000=N=1001;--9

WHEN010000000000=N=1010;--*

WHEN100000000000=N=1011;--#

WHENOTHERS=N=1111;

ENDCASE;

ENDIF;

ENDPROCESS;

KEYOUT=N;

ENDARCHITECTUREART;;4．库和程序包的确定;5．波形仿真;5.2.2扫描键盘;4×3扫描键盘电路;2．实体的确定;ENTITYSCANJPIS

PORT(CLK:INSTD_LOGIC;

KEYIN:INSTD_LOGIC_VECTOR(2DOWNTO0);--译码线输入端

SCAN:OUTSTD_LOGIC_VECTOR(3DOWNTO0);--扫描线输出端

DATAOUT:OUTSTD_LOGIC_VECTOR(3DOWNTO0);--数字按键输出

FUNOUT:OUTSTD_LOGIC_VECTOR(3DOWNTO0);--功能按键输出

DFLAG:OUTSTD_LOGIC;--数字输出标志

FFLAG:OUTSTD_LOGIC);--功能输出标志

ENDENTITYSCANJP;;3．结构体的确定;;ARCHITECTUREARTOFSCANJPIS

SIGNALCNT:STD_LOGIC_VECTOR(1DOWNTO0);

SIGNALD,F:STD_LOGIC_VECTOR(3DOWNTO0);--数字、功能按键译码值寄存器

SIGNALDF,FF:STD_LOGIC;--数字、功能按键标志值

SIGNALZ:STD_LOGIC_VECTOR(4DOWNTO0);--扫描得到的键码

BEGIN

PROCESS(CLK)--产生扫描信号CNT

BEGIN

;IFCLKEVENTANDCLK=1THEN

IFCNT=11THEN

CNT=00;

ELSE

CNT=CNT+1;

ENDIF;

ENDIF;

ENDPROCESS;

;SCAN=1110