数字电子技术基础_北京航空航天大学中国大学mooc章节课后测试答案期末考试题库2024年.docxVIP

数字电子技术基础_北京航空航天大学中国大学mooc章节课后测试答案期末考试题库2024年

某位长为5的逐次渐进式A/D转换器，其完成一次A/D转换所需的最长时间为（设时钟频率fcp=100KHz）()uS？

答案:70

设ROM的地址为A0A1……A9，输出为Y0Y1Y2Y3，则其存储矩阵的容量是（）

答案:4K

下面（）种电路可用作定时器使用？

答案:由555时基电路构成的单稳态触发器

下图所示计数器的模为（）【图片】

答案:11

设计模值为89的二进制计数器和十进制计数器分别至少需要（）级触发器？

答案:7和8

一个4位二进制加法器，由0000状态开始，经过296个输入脉冲后，此计数器的状态为：（）

答案:1000

下图所示电路的逻辑功能为：【图片】

答案:1位全加器

如图所示，当Vcc=5V时，用万用表测量图中V12端对地的电压为多少？【图片】

答案:0.05V

已知8位DA转换器的最大输出电压是9.69V，当输入，输出电压为（）V

答案:6.27

对于相同位数的ADC，转换速度最快的是（）

答案:并联比较型ADC

5位DAC的分辨率可以表示为（）

答案:1/31

若要求DAC的转换误差小于0.25%，则应该选用（）位的DAC

答案:9

用ROM设计一个5-32译码器，需要多大的存储容量

答案:1024

ROM主要由（）和（）两部分组成。

答案:地址译码器，存储矩阵

下图是用4×4位的ROM实现的逻辑函数（A1为高位），表达式为【图片】的是（）。【图片】

答案:D2

随机存取存储器具有()功能。

答案:可读/写

一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为（）。

答案:01001

N个触发器可以构成最大计数长度（进制数）为（）的计数器。

答案:2的N次方

6个触发器构成的寄存器能存放()位数据信号。

答案:6

8位移位寄存器，串行输入时经（）个触发脉冲后，8位数码全部移入寄存器中。

答案:8

属于时序逻辑电路的部件是（）。

答案:计数器

指出下列电路中能够把串行数据变成并行数据的电路应该是（）。

答案:移位寄存器

由与非门构成的基本RS触发器的两个输入端应避免()

答案:R非、S非同时被置0

4个边沿JK触发器，可以储存（）位二进制数。

答案:4

若将一个正弦波电压信号转换成同一频率的矩形波，应采用（）电路。

答案:施密特触发器

一个JK触发器有()个稳态。

答案:2

T触发器中，当T=1时，触发器实现（）功能。

答案:计数

设计一个24进制计数器需要（）个触发器。

答案:5

十六路数据选择器的地址输入（选择控制）端有（）个。

答案:4

32位输入的二进制编码器，其输出端有（）位。

答案:5

将十进制数的10个数字编成二进制码的组合逻辑电路，称为（）

答案:BCD编码器

优先编码器同时有两个信号输入时，是按（）的输入信号编码。

答案:高优先级

将输入的二进制代码转换为对应的信号输出的电路为（）

答案:译码器

十六个数据输入端的数据选择器必有地址输入端的个数为（）

答案:4

不考虑控制信号，74LS148编码器有（）。

答案:八个输入端，三个输出端

半加器和的输出端与输入端的逻辑关系是（）

答案:异或

若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为。

答案:A或B中有一个接1

集电极开路门（OC门）在使用时需在之间接一电阻.

答案:输出与电源

如图所示的五种TTL电路中，输出为高电平的是Y（），请将Y的序号填入括号中。其中VIL为在输入端加低电平，VIH为在输入端加高电平。【图片】

答案:Y2

三输入端TTL与非门如图所示，图中A点的电位为，F点的电位为。【图片】

答案:0.3V，3.6V

如果对72个符号进行二进制编码，则至少要（）位二进制代码。

答案:7

和二进制数(111100111.001)等值的十六进制数是（）

答案:B.(1E7.2)16

n个变量可以构成（）个最小项

答案:2的n次方

一个4位二进制计数器的最大模数是（）

答案:16

L=AB+C的对偶式为：（）

答案:（A+B）C

在四变量卡诺图中，逻辑上不相邻的一组最小项为：（）

答案:m2与m8

逻辑函数F=AB+BC的最小项表达式为（）。

答案:F=m3+m6+m7

8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位为高电平，则输出电压为（）。

答案:39mV

用触发器设计一个24进制的计数器，至少需要（）个触发器。

答案:5