组合逻辑电路的设计与测试.docxVIP

四、实验内容 1、设计用与非门及用异或门、与门组成的半加器电路。 要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。 解: 1=13 1 =1 3 2 1 ＆ 3 2 A B S C A 000 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 C 14 13 12 11 10 9 14 13 12 11 10 9 8 =1 =1 =1 =1 1 2 3 4 5 6 7 14 13 12 11 10 9 8 ＆ ＆ ＆ ＆ 1 2 3 4 5 6 7 74LS86 74LS08 逻辑表达式：S= A 2、设计一个一位全加器，要求用异或门、与门、或门组成。解: A B Ci A B C i S C o A =1 3 B 2 00000 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 C 6 i 5 1 o2 ＆ C o 5 ＆ ≥1 3 6 CC4085 S ? A ? B ? Ci Co ? AB ? ( A ? B)Ci 1274LS86=1 1 2 74LS86 =1 3 4 =1 S 6 5 1 2 3 4 5 9 10 11 ＆ ＆ ≥1 74LS04 C 1 o ＆ 6 2 12 13 ＆ A B C S C i o 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 B 5 Ci 6 74LS54 3、设计一位全加器，要求用与或非门实现。 解: S ? A B C i i i  i-1 A B C i i i-1 A B C i i i?1 A B C i i i?1 C ? A B ? B C ? A C i i i i i-1 i i ?1 A A i 1 ＆ ＆ S ≥1 i B 1 ＆ i ＆ C 1 i-1 ＆ C ＆ i ≥1 ＆ 4、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。 输入输出A1B1A0B0FAB AB A=BFFA1 B1×1 输 入 输 出 A 1 B 1 A 0 B 0 F AB AB A=B F F A 1 B 1 × 1 0 0 1 1 0 0 0 0 1 1 0 0 AB 1 1 1 1 0 0 A1 B1×010A =B1A B100A = A1 B1 × 0 1 0 A = B 1 A B 1 0 0 A = B 1 A B 0 1 0 A = B A = B 0 0 1 AB 1 1 1 1 0 0 F =A( =B)(A=B) A=B 1 1 0 0 解: 74LS04六反相器 A1 1 2 1 A 1 3 F 1 A ＞ B 2 1 F ≥1 1 1 A =B 1 ≥1 F 2 3  A ＞ B 3 1 4 1 1 34 2 F 3 A ＜ B 2 1 1 1 1  3 74LS32四2 输入或门 B 1 5 5 6 9 6 74LS02四2输 入或非门 4 A 1 8 0 10 4 F A ＞ B 0 0 F  6 F A = B 5 ≥1 12 11 5 A =B 0 0 6 F A ＜ B 4 9 ≥1 F 8 6  A ＜ B 19 8 0 0 5 1 B 10 0 13 74LS08四2输 入与门(1) 74LS08四2输 入与门(2) 五、实验预习要求 1、根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。 2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？ 3、“与或非”门中，当某一组与端不用时，应作如何处理？ 六、实验报告 1、列写实验任务的设计过程，画出设计的电路图。 2、对所设计的电路进行实验测试，记录测试结果。 1、组合电路设计体会。