CMOS的制造(工艺)流程.docxVIP

- -可编辑修改- - - 可编辑修改 - CMOS反相器的制造 工艺流程 院系：交通科学与工程学院 学号 :姓名 ： 姬勃 2013 年 12 月 9 日 摘 要：虽然集成电路制造工艺在快速发展，但始终都是以几 种主要的制造工艺为基础。文章介绍了 CMOS反相器的主要工 艺流程,并对集成电路的主要制造工艺作了简要分析。 关键词：CMOS反相器、工作原理、工艺流程 1.1 CMOS反相器介绍 CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强 型MOS管串联组成。通常P沟道管作为负载管，N沟道管作为 输入管。这种配置可以大幅降低功耗，因为在两种逻辑状态中， 两个晶体管 中的一个总是截止的。处理速率也能得到很好的提 高，因为与NMOS型和PMOS型反相器相比，CMOS反相器 的电阻相对较低 1.1工作原理 [ 耳 两个MOS管的开启电压VGS(th)P 0， VGS(th)N 0，通常为 了保证正常工作，要求 VDD|VGS(th)P |+V GS(th)N。若输入VI为低电平 (如0V)，则负载管导通，输入管截止，输出电压接近 Vdd。若输入 VI为高电平（如Vdd），则输入管导通，负载管截止，输出电压接近 0V。 综上所述，当VI为低电平时Vo为高电平；VI为高电平时Vo 为低电平，电路实现了非逻辑运算，是非门 ——反相器。 - -可编辑修改- - -可编辑修改- 1.1 CMOS的制造流程 CMOS是集成电路的最基本单元，它的制作流程可分为前段和后段，前段 流程主要完成元件的制作，包括组件隔离区的形成、阱的植入、栅极的制成、 LDD的植入、源极和漏极的制成。后段流程主要完成元件之间的互连，包括第 一层金 属的制成、第二层金属的制成、保护层和焊垫的制成。以 0.25微米制 程为例，具体分为以下步骤。 1.1.1组件隔离区的形成 1.初始清洗 初始清洗就是将晶圆放入清洗槽中，利用化学或物理的方 法将在晶圆表面的 尘粒，或杂质去除，防止这些杂质尘粒，对后续的制程造成影响，使得组件无 法 正常工作。表2.1是半导体制程中所用到的标准清洗步骤。 表2.1半导体制程中所用到的标准清洗步骤 步 清洗温 度 清除之污染物 骤 化学溶剂 1 HSO+HO (4:1) 120 C 有机污染物 2 D」Water 室温 洗清 3 NH4OH+H2O2+H2O 80 90 C 微尘 4 D」Water 室温 洗清 5 HCL+H2O2+H2O (1:1:5) 80 90 C 金属离子 6 D」Water 室温 洗清 7 HF+WO (1:50) 室温 原生氧化层 8 D」Water 室温 洗清 2. 前置氧化 图2.2为前置氧化示意图。先长一层薄薄的二氧化硅，目的是为了降低后 续 制程中的应力，因为要在晶圆的表面形成一层厚的氮化硅，而氮化硅具有很 强的 应力，会影响晶圆表面的结构，因此在这一层氮化硅及硅晶圆之间，加入 一层二 氧化硅减缓氮化硅的应力，因为氮化硅具有拉力而二氧化硅具有张力， 因此加入一层二氧化硅可以平衡掉硅晶圆表面的应力。 图2.2前置氧化 3 ?沉积氮 化硅 图2.3为沉积氮化硅示意图。利用 PECVD的技术沉积氮化硅，用来隔绝 氧气 与硅的接触，以定义出组件隔离的区域，使不被氮化硅所覆盖的区域，被 氧化而形成组件隔离区。 离子布植--离子布植是将所需的注入兀素（如砷）电离成正离子，并使其获得 所需的能量，以很快的速度射入硅芯片的技术。而这个固体材料主要是由原子 核和电子组成的。 Silicon Mtnde Silicon Epi Layer P Silicon Substrate P* 图2.3沉积氮化硅 组件隔离区的光罩形成 图2.4是组件隔离区的光罩形成示意图，利 用微影的技术，上光阻，将要氧 化绝缘的区域的光阻去除，而定义出组件隔离区。 Silicon 环i Layer F Silicon Substrate P+ 图2.4组件隔离区的光罩形成 氮化硅的蚀刻 图2.5是氮化硅的蚀刻示意图，将需要氧化区域的氮 化硅利用活性离子蚀刻 法去除。接着再将光阻去除 Silu.Mi. de Tran si stor active Areas Silicon Epi Layer P Silicon 5f；bstrat亡 P* 图 图 2.5 氮化硅的蚀刻 - - 可编辑修改 - 图 图 2.5 氮化硅的蚀刻 - - 可编辑修改 - 元件隔离区的氧化 图 2.6 是元件隔离区的氧化示意图，利用氧化技 术，在组件隔离区长成一层 厚厚的二氧化硅，形成组件的隔离区。 注：氧化--二氧化硅（SiO2）的 制作方法有 :1.热氧化法； 2.沉积法； 3.阳极氧 化法； 4.氧离子注入氧化法。其中较常用的热氧化