实验四TTL集电极开路门和三态输出门测试_图文(精).docxVIP

(3 (3实现逻辑电平转换，以推动荧光数码管、继电器、 MOS器件等多种数字集成电路。 实验四TTL集电极开路门和三态输出门测试 、实验目的 1、 掌握TTL集电极开路门（0C门的逻辑功能及应用。 2、 了解集电极负载电阻 RL对集电极开路门的影响。 3、掌握TTL三态输出门（3S门 的逻辑功能及冈山。 二、实验原理 数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定 的逻辑 功能。对于普通的 TTL电路，由于输出级采用了推拉式输出电路 ，无论输出是高 电平还是 低电平，输出阻抗都很低。因此，通常不允许将它们的输出端并接在一起使用 ，而集电极 开路门和三态输出门是两种特殊的 TTL门电路，它们允许把输出端直接并按在 一起使用， 也就是说，它们都具有”线与”的功能。 1、TTL集电极开路门（0C门 本实验所用0C门型号为2输入四与非门74LS03，引脚排列见附录。工作时，输出端必须通过一只外接电阻 RL和电源Ec相连接，以保证输出电平符合电路要求。 0C门的应用主要有下述三个方面 ： （I电路的”线与”特性方便的完成某些特定的逻辑功能。图 4 ? I所示，将两个0C 门输出端直接并接在一起 ，则它们的输出 F=FA? FB=A1A2 B1B2 =A1A2+B1B2 图4-1 0C 与非门”线与电路 图4-2 0C 与非门负载电阻 RL的确定 即把两个（或两个以上〉0C与非门线与”可完成”与或非”的逻辑功能。 （2实现多路信息采集，使两路以上的信息共用一个传输通道 （总线 OC门输出并联运用时负载电阻 RL的选择： 如图43所示，电路由n个OC与非门”线与”驱动有m个输入端的N个TTL与1HI, 为保证0C门输出电平符合逻辑要求，负载屯阻RI阻值的选抨范围为： Ec% L max L min 式中:IOH 一一 -OC门输出管截止时(输出高电平 VOEf〉的漏电流〈约为 50uA ILM OC门输出低电平 VOL时允许最大灌入负载电流 (约为2OmA ItH 一一 -负载门高电平输入电流 (5011A Itl, 一一负载门低电平输入电流 (1.6mA Ec 一 -RL外接电源电压 n —一 OC门个数N —一负载门个数 M 接入电路的负载门输入端总个数 RL值须小于 RLmax,否则VOEt将下降,RL值须大于 RLmiI1,否则VOL将上升，又RL 的大小会影响输出波形的边沿时间 ，在工作速度较高时，RL应尽量选取接近 RIAi n。 2、TTL三态输出门(3S门 TTL三态输出门是一种特殊的门电路 ，它与 普通的TTL门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外 （这两种状 态均为低阻状态〉，还有第三种输出状态 高阻态，处于高阻态时，电路与负载之间相当于 开路。二态输出门按逻辑功能及控制方 式来分有各种不同类型 ，本实验所周二态川的型号是 74LSiEJ二态输山山总线缓冲击，图4-3是三态输出四总线缓冲器的逻辑符号 ，它有一个控制端 （又称为禁止端或使能端 E，E=0为正常工作状态，实现Y=A的逻辑功能:E 21为禁止状态，输 出Y是高阻态。这种在控制端加低电平电路才能正常工作的方式称低电平使能。 74LS125的 引脚排列见附录。 图 4-3（a 图 4-3（b 图4-3三态四总线缓冲器逻辑符号 输入 输出 /E A F 0 O 高阻 右表为74LS125的功能表 三态电路主要用途之一是实现总线传输，即用一个传输通 道（称总线〉，以选通方式传 送多路信息。使用时，要求只有需要传输信息的 三态控制端处于使能态（E =0 〉其余各门皆处于禁止状态（E =1 〉。由于三态门 输出电路结构与普通TTL电路相同，显然，若同时有两个或两个以上三态门的 控制端处于使能态，将出现与普通n L门线与运用时同样的问题，因 而是绝对不允许的。 三、实验设备与器件 1 、数字逻辑电路实验板。 2、 数字逻辑电路实验板扩展板。 3、 双踪示波器，数字万用表。 4、 芯片 74LSOO 74LS03、74LS04、74LS10、74LS125,电阻 200 欧、IOK 电位器。 5、 1Hz的连续脉冲,单次脉冲。 四、实验内容及实验步骤 1.TTL集电极开路与非门74LS03负载电阻RL的确定。 图4-4 74LS03负载电阻的确定 将数字逻辑电路实验板扩展板插在实验板相应位置 ，并固定好，找一个14PIN 的插座插上芯片74LS03,并在14PIN插座的第7脚接上实验板的地（GND,第 14脚接上电源（VCC,逻辑电平接拨位开关。芯片的管脚分配请参考附录或其它资 料。 用两个集电极开路与非门线与使用驱动一个TTL非门,按图4-4连接实 验电路。负载电阻由一个200Q电阻和一个IOK电位器串接而成，取 Ec=5