集成电路试题库.pdfVIP

半导体集成电路典型试题 绪论 1、什么叫半导体集成电路？ 【答案：】 通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。 集成在一块半导体基片上。封装在一个外壳内，执行特定的电路或系统功能。 2 、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写 【答案：】 小规模集成电路（SSI ），中规模集成电路（MSI ），大规模集成电路（VSI ），超大规模集成电路（VLSI ）， 特大规模集成电路（ULSI ），巨大规模集成电路（GSI ） 3、按照器件类型分，半导体集成电路分为哪几类？ 【答案：】 双极型（BJT ）集成电路，单极型（MOS ）集成电路，Bi-CMOS 型集成电路。 4 、按电路功能或信号类型分，半导体集成电路分为哪几类？ 【答案：】 数字集成电路，模拟集成电路，数模混合集成电路。 5、什么是特征尺寸？它对集成电路工艺有何影响？ 【答案：】 集成电路中半导体器件的最小尺寸如MOSFET 的最小沟道长度。是衡量集成电路加工和设计水平的 重要标志。它的减小使得芯片集成度的直接提高。 6、名词解释：集成度、wafer size 、die size、摩尔定律？ 【答案：】 分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原 7 、 理。 【答案：】 该电路可以完成NAND逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管M ，它可以 kp 解决一般动态组合逻辑电路存在的电荷分配的问题。对于一般的动态组合逻辑电路，在评估阶段， A=“H” B=“L”,电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。 该电路增加了一个MOS管M ，在预充电阶段，M 导通，对C点充电到V 。在评估阶段，M kp kp dd kp 截至，不影响电路的正常输出。 8、延迟时间 【答案：】 时钟沿与输出端之间的延迟 第1章 集成电路的基本制造工艺 1、四层三结的结构的双极型晶体管中隐埋层的作用 【答案：】 减小集电极串联电阻，减小寄生PNP管的影响 2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响 【答案：】 电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大 3、简单叙述一下pn结隔离的NPN 晶体管的光刻步骤 【答案：】 + 第一次光刻：N 隐埋层扩散孔光刻 第二次光刻：P 隔离扩散孔光刻 第三次光刻：P型基区扩散孔光刻 + 第四次光刻：N 发射区扩散孔光刻 第五次光刻：引线孔光刻 第六次光刻：反刻铝 4、简述硅栅p 阱CMOS 的光刻步骤 【答案：】 + + P 阱光刻，光刻有源区，光刻多晶硅，P 区光刻，N 区光刻，光刻接触孔，光刻铝线 5、以p 阱CMOS工艺为基础的BiCMOS 的有哪些不足 【答案：】 NPN 晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位 6、以N 阱CMOS工艺为基础的BiCMOS 的有哪些优缺点？并请提出改进方法 【答案：】 首先NPN具有较薄的基区，提高了其性能：N 阱使得NPN管C极与衬底断开，可根据电路需要接任意 电位。缺点：集电极串联电阻还是太大，影响其双极器件的驱动能力。改进方法在N 阱里加隐埋层，使 NPN管的集电极电阻减小。提高器件的抗闩锁效应。 7、请画出NPN 晶体管的版图，并且标注各层掺杂区域类型 【答案：】 8、请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子