深亚微米集成电路互连电阻异常分析及其解决方法集成电路工程专业论文.docxVIP

摘 摘 要 随着集成电路进入深亚微米及其以下时代，线宽尺寸不断减小，接触和互连 已经成为增加电路延迟时间，影响系统集成度和稳定性的重要因素。硅化钴作为 器件和金属连线的连接层，起到了减小接触电阻和防止漏电流的作用；钨作为金 属连线的材料，具有很好的阶梯覆盖率和电子迁移率。在生产过程中，这两种互 连材料的电阻异常会直接影响产品的电性能测试，导致低良率。解决互连电阻异 常现象对于提高产品可靠性和良率有很大帮助。 互连线是连接器件与器件之间的通道，随着器件尺寸的不断减小，需要有减 少连接电阻，从而减小信号的传播延迟的作甩。寻求较低电阻率的金属互连线材 料和较低介电常数的绝缘材料已成为深亚微米和纳米器件的一大研究方向。在 O．18微米及0．13微米CMOS工艺中用物理气相淀积金属钴和自对准硅化物工艺 作为器件与第一层金属连线的连接层，并用化学气相淀积金属钨作为器件之间的 互连线。 在晶圆电性能测试中，会产生金属硅化物与互连线的电阻异常现象，这直接 造成信号的传播延迟，影响了器件的良率和稳定性。本文介绍了晶圆生产的工艺 流程，针对工艺线上在硅化物接触工艺和互连工艺中W塞淀积中出现的电阻异 常现象进行了研究，包括：(1)钴靶材末期硅化钴薄层电阻偏高；(2)单片产品 硅化钴薄层电阻异常；(3)化学气相沉积钨腔体清洗后第一片接触电阻偏高；(4) 钨栓塞空洞造成的接触电阻异常。通过分析实验数据，提供了几种解决电阻异常 现象的方法：(1)定期调节晶圆到靶材的距离以及钴靶材接近末期时改变厚度的 量测点；(2)修改钴淀积的程式和机台的系统设定参数；(3)优化化学气相沉积 钨的腔体清洗程式；(4)优化化学气相沉积氮化钛的淀积程式和钨制程的工艺流 程。通过这些方法这些电阻异常现象得到解决，提高了产品良率。 关键词：互连电阻硅化钻钨 中图分类号：TN4 AbstractWith Abstract With the era of integrated circmt’s technology node entering into‘le印 sub-micron and below,line width is continuously decreasing．RC delay from the Contacts and interconnects have become the most Lmpozlant factor influencing the integrated circmts’performance．Serf-aligned CoSi2 on the Source-drain regions plays the role of decreasing contact resistance．As material connecting metal lines，tungsten has excellent step coverage and superior electromigration property．In wafer manufacturing process，the abnormal resistance of these two materials will directly affect products’wafer acceptance tests，leading to low yield．Removing the phenomena of abnormal interconnects resistance will be a great help for enhancing products reliability and yield． Interconnects act as the passage to connect devices．With the diminishing of devices’sizes，interconnects need to decrease contact resistance SO as to reduce signal delay．Looking for materials of lower interconnects resistivity and lower dielectric constant has been a research area for deep sub-micro and nanometer devices．In 0．1 8 and O．13 microns CMOS fabrication,PVD cobalt and salicide technology ale used to form the interlayer between device and contacL