基于SystemVerilog语言对TDM模块的验证-集成电路工程专业论文.docxVIP

SystemVerilog-based Verification of TDM module A Dissertation Submitted to Xidian University in Candidacy for the Degree of Master in Integrated Circuit Engineering By Jiang Chunhui Xi’an, P. R. China January 2011 独创性（或创新性）声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包含其它人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或 其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做 的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 日期 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕 业离校后，发表论文或使用论文（与学位论文相关）工作成果时署名单位仍然为 西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学 校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保 存论文。（必威体育官网网址的论文在解密后遵守此规定） 本学位论文属于必威体育官网网址，在 年解密后适用本授权书。 本人签名： 日期 导师签名： 日期 摘 要 随着集成电路技术的飞速发展，集成电路设计规模和复杂度不断增大，导致 验证工作量呈指数模型增长。尤其是芯片的功能验证，作为决定芯片是否成功的 关键性步骤，目前已经成为集成电路电路的发展的瓶颈，所以如何提高验证效率、 增加验证平的可重用性成为了当前集成电路业内亟待解决的问题。 本文首先对集成电路业内验证的研究现状进行了介绍，分析和讨论了主要的 验证手段和验证方法，对它们的优缺点进行了比较。然后，通过其他验证语言与 SystemVerilog 的对比，说明了 SystemVerilog 语言分层验证平台在集成电路验证 方面的优势。而后详细介绍了基于 SystemVerilog 的 OVM 验证方法学，对 OVM 验证平台的建模思想和构建 OVM 验证平台的各个组件及其功能进行了详细的说 明，为搭建基于 SystemVerilog 语言和 OVM 验证方法学的验证平台提供了理论基 础。 本文以某音频处理芯片中 TDM 模块为例，从该模块的具体功能出发，基于 SystemVerilog 语言，以 OVM 验证方法学为指导，制定了具体的验证场景，搭建 了分层验证平台。最后，通过对几个测试用例的仿真结果进行分析，证明了待测 设计的正确性。本文中搭建的验证平台不仅验证效率较高，而且可重用性强，可 以重用于其他类似的模块的功能验证中。 关键词：SystemVerilog TDM OVM 验证方法学 Abstract With the rapid development of integrated circuit technology, integrated circuit design scale and complexity is increasing, leading to verify workload exponential model growth . Especially the functional verification of a chip，as the most key steps in a chip design,has become a bottleneck in the development of integrated circuit, so how to improve verification efficiency, increase the level verification reusability become integrated circuit industry unsolved problem. This paper firstly introduces the research status of the integrated circuit industry, analysis and discussion of the main means of verification, and compares advantages and disadvantages. And then by compared